[發明專利]雙圖案化技術中減少顏色密度差異的針腳嵌入

有效

• 申請號: 201410092693.1
• 申請日: 2014-03-13
• 公開（公告）號: CN104051234B
• 公開（公告）日: 2017-01-18
• 發明（設計）人: 王道寧;S·馬達范;路易奇卡波迪耶西
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;G06F17/50
• 代理公司: 北京戈程知識產權代理有限公司11314
• 代理人: 程偉,王錦陽

技術領域

本揭示內容是有關于半導體裝置利用雙圖案化技術(DPT)的制造。本揭示內容尤其在設計階段期間可用來在集成電路(IC)設計中產生針腳以減少DPT程序的兩個互補曝光掩模之間的密度差異。

背景技術

在制造半導體裝置時，企圖減少兩個互補曝光掩模之間的顏色密度差異的傳統方法包括使用著色分配或使用有色虛擬填充物(colored?dummy?fill)及填充針腳。不過，著色分配很多時候過于嚴格；由于設計規則約束，改變著色分配會要求完全重新設計IC設計。此外，改變著色分配可能擾亂IC設計的設計階層。例如，標準單元在大芯片中的每個實例化可能因背景的改變而需要不同的著色，因此，階層無法保留。設計階層的此一欠缺使標準IC設計工具(例如，設計規則檢查引擎與自動化路由器)的運行時間變慢，這會增加整體設計周期。依賴虛擬填充物以嵌入有色多邊形于IC設計的閑置空間(white?space)中得以使著色分配更有設計彈性。不過，由于IC設計的密度隨著每個技術節點的縮放而增加，所以可用的閑置空間減少。也一直有人提議填充針腳(其為嵌入寬金屬線的有色多邊形)用來緩和密度平衡。不過，由于每個技術節點的設計縮放，而可能不使用寬金屬線。

因此，亟須一種方法能減少DPT程序的兩個互補曝光掩模之間的密度差異而允許IC設計有設計彈性，特別是高密度IC設計，以及用于完成該方法的設備。

發明內容

本揭示內容的一方面為一種用以減少DPT程序的兩個互補曝光掩模的特征及/或布局中相鄰窗口之間的密度差異的方法，其主要通過嵌入待由第一掩模解析的多邊形(例如，針腳)至待由第二掩模解析的特征的區域內。

本揭示內容的另一方面為一種設備，其經組構成可決定待由第一掩模解析的多邊形可嵌入待由第二掩模解析的特征的區域內。

本揭示內容的其它方面及特征會在以下說明中提出以及部分在本技藝一般技術人員審查以下內容或學習本揭示內容的實施后會明白。按照權利要求書所特別提示，可實現及得到本揭示內容的優點。

根據本揭示內容，一些技術效果部分可用一種方法達成，該方法包括下列步驟：決定具有待由第一及第二掩模解析的特征的IC設計中的層；通過比較所述特征的第一集合的第一密度與所述特征的第二集合的第二密度來決定密度差異；決定在待由該第一掩模解析的第一特征的層上的區域；以及基于該密度差異，在該區域內嵌入待由該第二掩模解析的多邊形。

數個方面包括：決定該區域的外緣與待由該第二掩模解析的特征的距離，其中該多邊形的嵌入更基于該距離。其它方面包括：比較該距離與和該第一及/或該第二掩模關連的臨界距離，其中該多邊形的嵌入更基于該距離與該臨界距離的比較。一些方面包括：通過比較所述特征的該第一集合的第一密度與所述特征的該第二集合的第二密度及該多邊形的密度來決定第二密度差異；以及基于該第一及/或該第二密度差異來決定該區域的一部分，其中該多邊形位于該部分內。其它方面包括：決定在待由該第一掩模解析的第二特征的層上的第二區域；基于該第一及該第二區域的面積比較來選擇該第一或該第二區域，其中該多邊形的嵌入更基于該第一及該第二區域的該面積比較；以及開始僅該IC設計中的一部分的設計規則檢查，該部分包含該多邊形。一些方面包括一種方法，其中該第一集合特征將會由該第一掩模解析，以及該第二集合特征將會由該第二掩模解析。其它方面包括一種方法，其中該第一集合特征安置于該層的第一部分內，以及該第二集合特征安置于該層中與該第一部分分開的第二部分內。其它方面包括：通過比較所述特征的該第一集合的第一密度與所述特征的該第二集合的第二密度及該多邊形的密度來決定第二密度差異；比較該第二密度差異與閾值；以及基于該第二密度差異與該閾值的比較來決定是否嵌入待由該第二掩模解析的另一多邊形。

本揭示內容的另一方面為一種裝置，其經組構成可：決定具有待由第一及第二掩模解析的特征的IC設計中的層；通過比較所述特征的第一集合的第一密度與所述特征的第二集合的第二密度來決定密度差異；決定在待由該第一掩模解析的第一特征的層上的區域；以及基于該密度差異，在該區域內嵌入待由該第二掩模解析的多邊形。