[發(fā)明專利]半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法

無效

• 申請?zhí)枺?/td>: 201410088960.8
• 申請日: 2014-03-12
• 公開（公告）號: CN104064523A
• 公開（公告）日: 2014-09-24
• 發(fā)明（設(shè)計(jì)）人: 伊藤祥代
• 申請（專利權(quán)）人: 株式會社東芝
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L27/115
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 徐冰冰;劉杰

本申請是以2013年3月19日提出申請的在先申請日本專利申請第2013－056962號作為優(yōu)先權(quán)提出的，在此主張享有優(yōu)先權(quán)的權(quán)益，并且，上述申請的所有內(nèi)容都通過援引被包含于本發(fā)明。

技術(shù)領(lǐng)域

此處說明的多個實(shí)施方式在總體上涉及半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法。

背景技術(shù)

在半導(dǎo)體裝置中，公知有將相互隔開間隔設(shè)置的多個字線之間利用氧化膜或者氮化膜進(jìn)行填充的非易失性半導(dǎo)體存儲裝置。在這種半導(dǎo)體裝置中，伴隨著元件的微細(xì)化而字線之間的距離變小，由于在相鄰的字線的浮動?xùn)艠O之間、或者浮動?xùn)艠O與擴(kuò)散層之間產(chǎn)生的寄生電容，寫入速度降低。因此，提出有如下的方法：在字線上以及字線間堆積填充性低的氧化膜，通過在相鄰的浮動?xùn)艠O之間設(shè)置氣隙（空洞）來抑制寄生電容。

對于具有氣隙的半導(dǎo)體裝置，由于機(jī)械強(qiáng)度低，因此容易因外力或各材料所具有的內(nèi)部應(yīng)力而變形。用于形成氣隙的填充性低的氧化膜存在因熱處理而體積收縮的傾向，氣隙形成后的熱工序中，因氣隙膜的體積收縮而產(chǎn)生字線變形的不良情況。字線的變形不良成為因相鄰的字線之間的距離減少而導(dǎo)致的字線間泄漏、因氣隙形狀的變形而導(dǎo)致的產(chǎn)生裂紋的原因。

發(fā)明內(nèi)容

實(shí)施方式的半導(dǎo)體裝置具備存儲單元、偽柵極和層間絕緣膜。上述存儲單元具備在半導(dǎo)體基板上相互隔開間隔排列的多個字線和在上述排列的端部在與上述字線之間隔開間隔而設(shè)置的選擇晶體管。上述偽柵極構(gòu)成為寬度尺寸比上述字線的在上述排列方向上的寬度尺寸大、且設(shè)置在上述字線的端部與上述選擇晶體管之間。上述層間絕緣膜設(shè)置在包含上述字線、上述偽柵極及上述選擇晶體管的區(qū)域的上方、以及相鄰的各字線、上述偽柵極及上述選擇晶體管之間，在相鄰的上述字線之間具有空洞。

根據(jù)上述的結(jié)構(gòu)，能夠防止字線間泄漏或因氣隙形狀的變形而導(dǎo)致的裂紋的產(chǎn)生。

附圖說明

圖1是示出第1實(shí)施方式所涉及的NAND型閃存的一部分的說明圖。

圖2A至圖2E是示出上述NAND型閃存的制造方法的工序剖視圖。

圖3是示出上述NAND型閃存的層間絕緣膜的體積收縮率的曲線圖。

圖4A以及圖4B是分別示出上述NAND型閃存和比較例的因體積收縮而導(dǎo)致的變形的說明圖。

圖5是示出偽柵極的數(shù)量與字線的變形量之間的關(guān)系的曲線圖。

圖6是示出偽柵極的寬度與字線以及偽柵極的變形量之間的關(guān)系的曲線圖。

圖7是示出第二實(shí)施方式所涉及的NAND型閃存的一部分的說明圖。

具體實(shí)施方式

以下，參照圖1至圖6對第一實(shí)施方式所涉及的半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法進(jìn)行說明。在各圖中，為了進(jìn)行說明，適當(dāng)?shù)貙⒔Y(jié)構(gòu)放大、縮小或者省略而示出。

圖1是示出作為半導(dǎo)體裝置的一例的NAND型閃存1的一部分的剖視圖，示出存儲單元陣列區(qū)域。NAND型閃存1具備：存儲單元陣列區(qū)域；以及周邊電路區(qū)域，在該周邊電路區(qū)域形成有用于針對存儲單元陣列區(qū)域進(jìn)行寫入、讀取、以及刪除的周邊電路。存儲單元陣列區(qū)域具有多個存儲單元10。

另外，圖1示出由并列的字線12構(gòu)成的NAND行、設(shè)置在字線12的并列的端部的偽柵極14以及選擇晶體管13、設(shè)置在相鄰的選擇晶體管之間的接觸孔36。并且，存儲單元10排列有多個。

如圖1所示，在NAND型閃存1的存儲單元10中，在半導(dǎo)體基板11上設(shè)置有隔開規(guī)定間隔排列的多個字線12、和設(shè)置于排列的端部的選擇晶體管13。

在存儲單元10的兩端部，在選擇晶體管13與多個字線12中的端部的字線12之間，分別設(shè)置有一個寬度比字線12的寬度寬且機(jī)械強(qiáng)度高的偽柵極14。

多個字線12、選擇晶體管13、以及偽柵極14均具備具備形成于半導(dǎo)體基板11的層疊柵構(gòu)造15。層疊柵構(gòu)造15通過在半導(dǎo)體基板11上依次層疊由氧化硅膜形成的隧道氧化膜21（第一絕緣膜）、由多晶硅膜形成的浮動?xùn)艠O22、內(nèi)聚晶絕緣膜23（第二絕緣膜）、控制柵極24、以及利用干法蝕刻形成字線12時作為掩膜使用的掩膜層25而構(gòu)成。

控制柵極24由多晶硅24a和導(dǎo)電性材料24b的層疊構(gòu)造形成，作為導(dǎo)電性材料，能夠使用W、Ni、Ti、Co、Pt、Pd、Ta、Mo等金屬，以及它們的氮化膜、硅化物膜、或者是它們的層疊構(gòu)造。

作為掩膜層25，能夠使用硅、Al、Ti等的氮化膜、氧化膜、或者是它們的層疊膜。