[發(fā)明專利]一種應用于FPGA的可配置壓控振蕩器

有效

• 申請?zhí)枺?/td>: 201410086118.0
• 申請日: 2014-03-10
• 公開（公告）號: CN103916122B
• 公開（公告）日: 2017-02-01
• 發(fā)明（設計）人: 李智;王文鋒;倪劼;陳雷;李學武;孫華波;張健;田藝;張云梓;王浩弛;趙元富;文治平
• 申請（專利權）人: 北京時代民芯科技有限公司;北京微電子技術研究所
• 主分類號: H03L7/099
• 分類號: H03L7/099
• 代理公司: 中國航天科技專利中心11009
• 代理人: 安麗

技術領域

本發(fā)明涉及一種壓控振蕩器，特別是一種應用于FPGA中的頻率范圍較寬的可配置壓控振蕩器。

背景技術

壓控振蕩器(以下簡稱VCO)本質(zhì)上是一種振蕩器，震蕩頻率受控制電壓控制并可在一定的范圍內(nèi)調(diào)節(jié)是VCO與普通振蕩器的區(qū)別。這一特性使得VCO在鎖相環(huán)(以下簡稱PLL)中有著廣泛的應用。

圖是典型PLL結構示意圖，其工作原理如下：鑒頻鑒相器比較參考時鐘與反饋鐘的頻率與相位關系，電荷泵與低通濾波器調(diào)節(jié)控制電壓，調(diào)節(jié)VCO的振蕩頻率，保證輸出時鐘與參考時鐘有精確的頻率與相位關系。一般來說，PLL可工作的頻率范圍受VCO的工作頻率范圍限制。

現(xiàn)場可編程邏輯門陣列(以下簡稱FPGA)中集成了大量的可編程邏輯資源，必須使用PLL保證時鐘質(zhì)量、提高系統(tǒng)整體性能。另一方面，不同的用戶可能需要FPGA工作在不同的時鐘頻率之下，因此需要PLL可以在極寬的頻率范圍內(nèi)可靠地工作。然而，傳統(tǒng)的VCO僅可以在某一個特定的頻率附近進行調(diào)節(jié)，限制了PLL可以應用的范圍與場合。本發(fā)明的VCO主要集成在FPGA中，利用FPGA的可編程特性，將振蕩頻率的可調(diào)節(jié)范圍極大的擴展，使得PLL可以在極寬的頻率范圍內(nèi)可靠的工作。

發(fā)明內(nèi)容

本發(fā)明的技術解決問題是：克服現(xiàn)有技術的不足，提供了一種應用于FPGA的可配置壓控振蕩器器。

本發(fā)明的技術解決方案是：

一種應用于FPGA的可配置壓控振蕩器器，包括：NMOS管M1、M2、M3、M4、M11、M12、M13、M14、M31、M32、M42、PMOS管M21、M22、M23、M41、電容C43、施密特反相器G51和與非門G61；

NMOS管M1、M2、M3、M4的源極接地，柵極接外部輸入的頻率控制電壓V_control，漏極分別接NMOS管M11、M12、M13、M14的源極；

NMOS管M11、M12、M13、M14的柵極接配置信號D_control，漏極與PMOS管M21的柵極、PMOS管M21的漏極、PMOS管M22的柵極以及PMOS管M23的柵極連接在一起；

PMOS管M21的源極接電源，PMOS管M22的源極接電源，PMOS管M23的源極接電源，PMOS管M23的漏極接PMOS管M41的源極，NMOS管M31的源極接地，NMOS管M31的柵極、NMOS管M31的漏極、PMOS管M22的漏極、NMOS管M32的柵極連接在一起；

NMOS管M32的源極接地，漏極接NMOS管M42的源極；PMOS管M41的柵極與NMOS管M42的柵極連接，同時，PMOS管M41的柵極還與與非門G61的輸出端連接在一起；

PMOS管M41的漏極與NMOS管M42的漏極連接，同時，PMOS管M41的漏極還通過電容C43接地，PMOS管M41的漏極還通過施密特反相器G51連接到與非門G61的一個輸出端，PMOS管M41的漏極連接施密特反相器G51的輸入端；與非門G61的另一個輸入端連接使能信號EN，與非門G61的輸出既為所述整個可配置壓控振蕩器器的輸出時鐘CLK_OUT。

頻率控制電壓V_control與配置信號D_control共同控制電容C43充放電速率，控制輸出時鐘CLK_OUT的頻率。

本發(fā)明與現(xiàn)有技術相比的優(yōu)點在于：

本發(fā)明利用FPGA的可編程特性，通過配置信息改變壓控振蕩器VCO的硬件工作條件來實現(xiàn)輸出頻率范圍的擴展。與傳統(tǒng)的VCO相比，本發(fā)明的VCO擁有更寬的頻率調(diào)節(jié)范圍。

附圖說明

圖1為傳統(tǒng)的PLL結構示意圖；

圖2為使用本發(fā)明VCO的PLL結構示意圖；

圖3為本發(fā)明VCO電路原理示意圖；

圖4為本發(fā)明VCO工作時各節(jié)點電壓波形示意圖。

具體實施方式

本發(fā)明的VCO引入了額外的控制信號，利用FPGA的配置信息進行控制，通過改變VCO的硬件工作條件來實現(xiàn)輸出頻率調(diào)節(jié)范圍的擴展。

一種使用本發(fā)明的PLL電路如圖2所示。當使用圖2的VCO時，根據(jù)配置寄信息的不同，VCO的輸出頻率可以分別在一系列區(qū)間內(nèi)調(diào)節(jié)，每個小區(qū)間的可調(diào)范圍與圖1中VCO相當。使用圖2所示VCO的PLL的輸出頻率范圍是所有區(qū)間的總合，這樣頻率調(diào)整區(qū)間借助配置特性得到了擴展。