[發(fā)明專(zhuān)利]P-BiCS結(jié)構(gòu)及其形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201410078622.6
• 申請(qǐng)日: 2014-03-05
• 公開(kāi)（公告）號(hào): CN103904034A
• 公開(kāi)（公告）日: 2014-07-02
• 發(fā)明（設(shè)計(jì)）人: 吳華強(qiáng);王博;錢(qián)鶴
• 申請(qǐng)（專(zhuān)利權(quán)）人: 清華大學(xué)
• 主分類(lèi)號(hào): H01L21/8247
• 分類(lèi)號(hào): H01L21/8247;H01L21/28;H01L27/115
• 代理公司: 北京清亦華知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11201
• 代理人: 張大威

技術(shù)領(lǐng)域

本發(fā)明屬于存儲(chǔ)器制造技術(shù)領(lǐng)域，具體涉及一種P-BiCS結(jié)構(gòu)及其形成方法。

背景技術(shù)

由于2D?NAND閃存存在微縮瓶頸，3D?NAND成為存儲(chǔ)器技術(shù)領(lǐng)域的發(fā)展方向。研究者提出一種結(jié)合了硅通孔技術(shù)的U型垂直溝道3D與非型閃存(pipe-shaped?bit?cost?scalable，P-BiCS)結(jié)構(gòu)。該P(yáng)-BiCS采用的技術(shù)為：在交替層疊柵電極膜和層間絕緣膜之后，通過(guò)從最上層到最下層的貫通孔內(nèi)嵌入多晶硅通道，來(lái)層疊多個(gè)存儲(chǔ)單元。即，P-BiCS是在U字狀NAND串上連接單元。

現(xiàn)有的P-BiCS結(jié)構(gòu)制備方法為：在硅基底上淀積SiO₂絕緣層；光刻出管形通道圖案，刻蝕出凹槽；淀積犧牲層材料填充管形通道圖案的凹槽；平坦化處理，去除非管形通道圖案處的犧牲層材料；交替淀積SiO₂絕緣層和多晶硅控制柵層；垂直刻蝕疊層結(jié)構(gòu)至底層管形通道犧牲層，俯視刻蝕孔呈圓形；刻蝕去除管形通道犧牲層；依次淀積電荷俘獲復(fù)合層；填充多晶硅作為導(dǎo)電溝道；在疊層結(jié)構(gòu)上刻蝕出溝槽，以將由底部管形通道相連的相鄰?fù)字車(chē)目刂茤艠O分隔開(kāi)。

上述現(xiàn)有技術(shù)得到的P-BiCS結(jié)構(gòu)具有如下缺點(diǎn)：（1）由于后續(xù)流程中存在高溫工藝，同時(shí)氧化硅與金屬的交替刻蝕過(guò)程現(xiàn)有技術(shù)無(wú)法解決，所以不能直接淀積金屬層作為控制柵極，這樣就無(wú)法利用高功函數(shù)金屬柵極可以帶來(lái)的如更高的擦除速度等更優(yōu)的存儲(chǔ)器電學(xué)特性。（2）由于淀積電荷俘獲復(fù)合層之后還有許多高溫步驟，而氧化鉿等high-k材料在高溫下會(huì)結(jié)晶導(dǎo)致器件電學(xué)特性下降，因此也無(wú)法使用high-k材料作為電荷俘獲復(fù)合層，影響了器件的電學(xué)性能。

發(fā)明內(nèi)容

本發(fā)明旨在至少解決現(xiàn)有技術(shù)中存在的無(wú)法采用金屬柵、無(wú)法使用high-k材料作為電荷俘獲復(fù)合層的技術(shù)問(wèn)題。

為此，本發(fā)明的一個(gè)目的在于提出一種金屬柵替換、high-k材料作為電荷俘獲復(fù)合層的P-BiCS結(jié)構(gòu)的形成方法。

本發(fā)明的另一目的在于提出一種具有金屬柵和high-k材料的電荷俘獲復(fù)合層的P-BiCS結(jié)構(gòu)。

為了實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明一個(gè)方面的實(shí)施例的P-BiCS結(jié)構(gòu)的形成方法，可以包括以下步驟:提供襯底，并在所述襯底上形成襯墊層；在所述襯墊層頂部光刻出管形通道圖案并刻蝕出凹槽；在所述凹槽中淀積第一材料以形成管形通道犧牲層；在所述襯墊層之上交替淀積第二材料和第三材料以形成絕緣層和控制柵犧牲層的疊層結(jié)構(gòu)；在所述疊層結(jié)構(gòu)中形成垂直刻蝕孔，所述垂直刻蝕孔的底部與所述管形通道犧牲層的端部接觸；去除所述管形通道犧牲層，以使所述管形通道犧牲層兩端的所述垂直刻蝕孔連通；填充多晶硅以形成U形導(dǎo)電通道；在所述疊層結(jié)構(gòu)中刻蝕中央溝槽，以將所述U形導(dǎo)電通道的兩個(gè)垂直段的各自周?chē)乃霪B層結(jié)構(gòu)分隔開(kāi)；去除所述控制柵犧牲層；淀積形成電荷俘獲復(fù)合層，所述電荷俘獲復(fù)合層覆蓋所述絕緣層和所述U形導(dǎo)電通道的兩個(gè)垂直段的表面；淀積金屬柵極材料以形成控制柵極。

根據(jù)本發(fā)明實(shí)施例的P-BiCS結(jié)構(gòu)的形成方法，能夠形成具有金屬柵極和含有high-k材料的電荷俘獲復(fù)合層結(jié)構(gòu)的P-BiCS結(jié)構(gòu)，可以使3D與非型閃存利用金屬柵極帶來(lái)的更高的擦除速度、更大的存儲(chǔ)窗口值、更好的電荷保持特性的優(yōu)點(diǎn)；同時(shí)可以利用high-k材料作為電荷俘獲復(fù)合層，使器件擁有優(yōu)于傳統(tǒng)SONOS（Si/SiO₂/SiN/SiO₂/Si）閃存電荷存儲(chǔ)密度，更好的阻擋層的電荷阻擋能力。

另外，根據(jù)本發(fā)明實(shí)施例的P-BiCS結(jié)構(gòu)的形成方法還可以具有如下附加技術(shù)特征：

在本發(fā)明的一個(gè)示例中，采用第一腐蝕液濕法刻蝕去除所述管形通道犧牲層，其中，所述第一腐蝕液對(duì)所述第一材料的腐蝕速率大于對(duì)所述第二材料的腐蝕速率，并且大于對(duì)所述第三材料的腐蝕速率。

在本發(fā)明的一個(gè)示例中，采用第二腐蝕液濕法刻蝕去除所述控制柵犧牲層，其中，所述第二腐蝕液對(duì)所述第三材料的腐蝕速率大于對(duì)所述第二材料的腐蝕速率，并且大于對(duì)所述多晶硅的腐蝕速率。

在本發(fā)明的一個(gè)示例中，所述淀積形成電荷俘獲復(fù)合層包括：依次淀積電荷隧穿層材料、電荷存儲(chǔ)層材料和電荷阻擋層材料。

在本發(fā)明的一個(gè)示例中，所述第一材料為氧化鋁或氧化銅。

在本發(fā)明的一個(gè)示例中，所述第二材料為二氧化硅。

在本發(fā)明的一個(gè)示例中，所述第三材料為氮化硅。

在本發(fā)明的一個(gè)示例中，俯視所述垂直刻蝕孔呈圓形。

在本發(fā)明的一個(gè)示例中，所述金屬柵極材料為鎢。