[發明專利]非易失性半導體存儲裝置及存儲系統

在審

• 申請號: 201410073379.9
• 申請日: 2014-02-28
• 公開（公告）號: CN104658602A
• 公開（公告）日: 2015-05-27
• 發明（設計）人: 菱田智雄;白川政信
• 申請（專利權）人: 株式會社東芝
• 主分類號: G11C16/04
• 分類號: G11C16/04;H01L27/112
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 萬利軍;陳海紅

1.一種非易失性半導體存儲裝置，其特征在于，

具備：

存儲單元陣列，其包括層疊于半導體基板的多個存儲單元，具備第1塊和第2塊，所述第1塊包括多個存儲串，所述存儲串包括n個存儲單元，其中，n為自然數，所述第2塊能保持的數據量與所述第1塊不同且包括多個所述存儲串，和

周邊電路，其對所述存儲單元陣列進行控制；

在所述第1塊配置有所述n條第1信號布線，所述n條第1信號布線連接于與所述第1塊內的存儲單元連接的、沿第1方向延伸的第1字線組，且沿與所述第1方向不同的第2方向延伸；

在所述第2塊配置有m條第2信號布線，該m條第2信號布線連接于與所述第2塊內的存儲單元連接的、沿所述第1方向延伸的第2字線組，且沿所述第2方向延伸，其中，m為自然數，n＞m。

2.根據權利要求1所述的非易失性半導體存儲裝置，其特征在于：

所述第1字線組及所述第2字線組朝向所述半導體基板的法線方向分別層疊有所述n層；

所述第1信號布線的各自介由所述n條第1插頭與所述第1字線組連接；

所述第2信號布線的各自介由所述m條第2插頭與所述第2字線組連接；

所述第2信號布線之中的至少一條介由所述第2插頭連接于多條所述第2字線。

3.根據權利要求2所述的非易失性半導體存儲裝置，其特征在于：

與位于朝向所述法線方向而形成的所述存儲串的下層部分和上層部分的所述存儲單元連接的所述字線，共用連接于所述第2插頭；

連接于所述存儲串的中心部分及相鄰于其的存儲單元的所述字線的各自，獨立地連接于所述第2插頭。

4.根據權利要求3所述的非易失性半導體存儲裝置，其特征在于：

連接于構成朝向所述法線方向所形成的所述存儲串的多個所述存儲單元的各個所述字線，包括通過所述第2插頭共用連接的第1字線組或各自獨立地連接的第3字線組的任一個或其雙方。

5.根據權利要求3所述的非易失性半導體存儲裝置，其特征在于：

所述周邊電路具備電壓產生電路，該電壓產生電路產生讀出電壓、使所述存儲單元成為導通狀態的傳送于與讀出對象的所述存儲單元相鄰的所述存儲單元的第1電壓、和使所述存儲單元成為導通狀態的第2電壓；

所述電壓產生電路，在從所述第2塊內的所述存儲單元讀出所述數據時，向連接于所述存儲串的中心部分及與其相鄰的存儲單元的所述字線的各自，傳送所述讀出電壓及所述第1電壓。

6.根據權利要求1～5中的任一項所述的非易失性半導體存儲裝置，其特征在于：

所述第2塊作為能存儲所述數據的用戶數據或ROM?FUSE而起作用。

7.一種存儲系統，其特征在于，

具備：

權利要求6所述的非易失性半導體存儲裝置，和

對所述非易失性半導體存儲裝置進行控制的存儲控制器；

若所述半導體存儲裝置起動，則所述存儲控制器對于作為所述ROMFUSE起作用的所述第2塊內的所述存儲單元執行讀出工作；

所述存儲控制器，將所述存儲單元陣列之中的連接有所述m條或所述m條以下的信號布線的塊識別為塊尺寸小的第3塊。

8.根據權利要求7所述的存儲系統，其特征在于：

所述存儲控制器控制為，若判斷為對于所述第3塊進行所述讀出，則使所述電壓產生電路產生所述第1電壓。

9.根據權利要求7所述的存儲系統，其特征在于：

還具備外部設備；

所述外部設備具備：能保持與所述第3塊相應的地址信息的管理區域。

10.一種非易失性半導體存儲裝置，其特征在于，

具備：

存儲單元陣列，其具備第1塊和第2塊，所述第1塊包括多個串聯連接有能保持數據的n個存儲單元的存儲串，由多個所述存儲串構成且是所述數據的刪除單位，所述第2塊包括多個串聯連接有m個所述存儲單元的存儲串，由多個所述存儲串構成，其中，n為自然數，m為自然數，n＞m，和

周邊電路，其對所述存儲單元陣列進行控制；

所述周邊電路包括：選擇所述第1塊的第1解碼器和選擇所述第2塊的第2解碼器；

在所述第1解碼器配置有所述n條第1信號布線，所述n條第1信號布線介由延伸于第1方向的第1字線組連接于形成于所述第1塊內的所述存儲單元，且朝向與所述第1方向正交的第2方向；

在所述第2解碼器配置有朝向所述第2方向的所述n條所述第1信號布線，所述n條第1信號布線之中的所述m條，介由延伸于所述第1方向的第2字線組連接于形成于所述第2塊內的所述存儲單元。