[發(fā)明專利]雙引線框架多芯片共同封裝體的制造方法

無效

• 申請(qǐng)?zhí)枺?/td>: 201410073160.9
• 申請(qǐng)日: 2010-04-16
• 公開（公告）號(hào): CN103996628A
• 公開（公告）日: 2014-08-20
• 發(fā)明（設(shè)計(jì)）人: 劉凱;石磊;魯軍;安荷·叭剌
• 申請(qǐng)（專利權(quán)）人: 萬(wàn)國(guó)半導(dǎo)體有限公司
• 主分類號(hào): H01L21/50
• 分類號(hào): H01L21/50;H01L21/60
• 代理公司: 上海申新律師事務(wù)所 31272
• 代理人: 吳俊

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體封裝結(jié)構(gòu)和制造方法，特別涉及一種雙引線框架多芯片共同封裝體及其制造方法。

背景技術(shù)

功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體（metal-oxide-semiconductor?field?effect?transistor，簡(jiǎn)稱MOSFET）器件具有高集成密度、高可靠性、極低的靜態(tài)漏電流和不斷改進(jìn)的功率處理能力，被廣泛的應(yīng)用在消費(fèi)電子、計(jì)算機(jī)等領(lǐng)域。

現(xiàn)有技術(shù)中，如圖1所示，在封裝上管金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（HS?MOSFET）2和下管金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（LS?MOSFET）1時(shí)，將上管MOSFET2和下管MOSFET1分別設(shè)置在一引線框架芯片座4和芯片座3上，通過引線5分別連接下管MOSFET1和上管MOSFET2、下管MOSFET1的頂部接觸區(qū)與芯片座3以及上管MOSFET2的底部接觸區(qū)與芯片座3。

現(xiàn)有技術(shù)中，如圖2所示，將表面安裝型的電容11設(shè)置在半導(dǎo)體封裝12的表面，以降低寄生電感。

在上述器件的封裝中，通過引線連接芯片，增加了芯片之間的電阻和電感，另外在半導(dǎo)體封裝表面設(shè)置電容器，增加了半導(dǎo)體封裝的尺寸及成本。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種雙引線框架多芯片共同封裝體及其制造方法，該封裝結(jié)構(gòu)將連接片用于芯片之間的連接及芯片與芯片座之間的連接，降低了芯片之間的電阻和電感，并且在封裝中集成了一個(gè)旁路電容，降低了封裝過程中的寄生電感，提高了整個(gè)器件的能量轉(zhuǎn)換效率，并同時(shí)減小了半導(dǎo)體封裝的尺寸，本發(fā)明的工藝操作簡(jiǎn)單，易操作，制造成本低。

為了達(dá)到上述目的，本發(fā)明的技術(shù)方案是：一種雙引線框架多芯片共同封裝體，其特點(diǎn)是，包括：

第一引線框架及第二引線框架，所述第一引線框架包括一個(gè)第一芯片座和多個(gè)外部引腳，所述第二引線框架包括一個(gè)第二芯片座和一個(gè)與第二芯片座一體構(gòu)成的立體連接片；

分別具有數(shù)個(gè)頂部接觸區(qū)及一底部接觸區(qū)的第一芯片及第二芯片；所述第一芯片設(shè)置在第一芯片座上，所述第二芯片設(shè)置在第二芯片座上；所述第一芯片的底部接觸區(qū)與第一芯片座電連接，所述第二芯片的底部接觸區(qū)與第二芯片座電連接；

所述立體連接片連接第一芯片的一第一頂部接觸區(qū)，使第一芯片與第二芯片座電學(xué)連接，從而使第一芯片的第一頂部接觸區(qū)與第二芯片的底部接觸區(qū)電學(xué)連通。

上述的雙引線框架多芯片共同封裝體，其中，

還包括一個(gè)頂部連接片，所述頂部連接片連接第二芯片的一頂部接觸區(qū)及至少一外部引腳。

上述的雙引線框架多芯片共同封裝體，其中，

所述頂部連接片進(jìn)一步延伸連接第一芯片的一第二頂部接觸區(qū)。

上述的雙引線框架多芯片共同封裝體，其中，

所述多個(gè)芯片還包括具有一頂部接觸區(qū)及一底部接觸區(qū)的第三芯片,所述第三芯片設(shè)置在第一芯片座上,所述第三芯片的底部接觸區(qū)與第一芯片座電連接；所述頂部連接片進(jìn)一步延伸連接第三芯片的頂部接觸區(qū)。

上述的雙引線框架多芯片共同封裝體，其中，

所述第一芯片為上管金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，所述第二芯片為下管金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，所述第三芯片為旁路電容。

一種雙引線框架多芯片共同封裝體，其特點(diǎn)是，包括：

兩個(gè)引線框架，分別為第一引線框架及第二引線框架，所述第一引線框架包括一個(gè)第一芯片座和多個(gè)外部引腳，所述第二引線框架包括一個(gè)第二芯片座；

多個(gè)芯片，所述多個(gè)芯片分別具有頂部接觸區(qū)及底部接觸區(qū)；所述多個(gè)芯片進(jìn)一步包括第一芯片、第二芯片及第三芯片；所述第一芯片及第三芯片設(shè)置在第一芯片座上，所述第二芯片設(shè)置在第二芯片座上，所述第一芯片及第三芯片的底部接觸區(qū)分別與第一芯片座電學(xué)連接，所述第二芯片的底部接觸區(qū)與第二芯片座電學(xué)連接，所述第一芯片和第二芯片還分別包括頂部柵接觸區(qū)，第一芯片和第二芯片的柵接觸區(qū)分別與第一引線框架的外部引腳連接；

一個(gè)頂部連接片，用于多芯片共同封裝體內(nèi)的連接，所述頂部連接片連接第二芯片的頂部接觸區(qū)及外部引腳，并且所述頂部連接片同時(shí)連接第三芯片的頂部接觸區(qū)；

所述第一芯片的頂部接觸區(qū)與所述第二芯片座電學(xué)連接。

上述的雙引線框架多芯片共同封裝體，其中，通過引線連接第一芯片的頂部接觸區(qū)與第二引線框架的內(nèi)部引腳。

上述的雙引線框架多芯片共同封裝體，其中，所述第一芯片和第三芯片集成為一個(gè)芯片設(shè)置在第一引線框架上。