[發明專利]半導體功率器件及其制造方法

有效

• 申請號: 201410041435.0
• 申請日: 2014-01-28
• 公開（公告）號: CN104218084B
• 公開（公告）日: 2019-05-03
• 發明（設計）人: 弗朗索瓦·赫伯特;金寧培;文振宇;李倞鎬
• 申請（專利權）人: 美格納半導體有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/08
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 顧晉偉;吳鵬章

提供了一種半導體功率器件及其制造方法。所述半導體功率器件包括：第一導電型半導體襯底；形成在半導體襯底上的外延層；形成在半導體襯底和外延層中的第二導電型阱；形成在阱中的漏極區；將柵極區與漏極區絕緣的氧化物層；形成在阱中的第一導電型埋層；圍繞埋層的第二導電型漂移區；以及形成在埋層與氧化物層之間的第二導電型TOP區。

相關申請的交叉引用

本申請要求于2013年6月4日提交至韓國知識產權局的韓國專利申請第10-2013-0064269號的權益，出于全部目的將其全部內容通過引用并入本文。

技術領域

以下描述涉及半導體功率器件及其制造方法，例如，涉及具有至少一個埋層的半導體功率器件及其未利用高能離子注入工藝的制造方法，該埋層是通過在高壓橫向DMOS(LDMOS)中添加一個或更多個外延層而形成的。

背景技術

具有高開關頻率和低功耗的MOSFET器件已被廣泛用于功率轉換和調節電路。存在被稱為雙擴散DMOS晶體管的多種類型功率MOSFET器件。例如，存在被稱為垂直雙擴散金屬氧化物半導體(VDMOS)的垂直型DMOS晶體管。此外，存在被稱為橫向雙擴散金屬氧化物半導體(LDMOS)的橫向型DMOS晶體管。

與利用體硅襯底的制造工藝相比，當絕緣體上硅(SOI)襯底用于制造功率集成電路(功率IC)時，可以簡化制造工藝。然而，對于大多數目的，這種制造工藝的實際應用中SOI襯底的成本過高。

VDMOS晶體管具有大功率處理能力。然而，與LDMOS晶體管相比，VDMOS晶體管較難以以IC技術來實現。因而，LDMOS器件被廣泛地用作用于控制、邏輯和功率的開關。LDMOS器件需要高擊穿電壓以承受高施加電壓。同時，這些器件需要低導通電阻以使傳導損耗最小化。

在1980年代初已開發出降低表面電場(RESURF)結構，所述降低表面電場(RESURF)結構降低了在MOSFET的漏極區中的峰值電場以同時獲得高擊穿電壓和低導通電阻。然而，在傳統技術的RESURF處理中，需要通常大于1MeV的高能離子注入工藝來形成P型埋層，以實現足以形成第一傳導路徑的深度。此外，在必須形成另外的P型埋層以進一步減少電阻的情況下，甚至必需更高的離子注入能量來形成另外的P型埋層。例如，可能必需涉及到大于2MeV的注入工藝，而這在許多器件制造設備中可能是不可行的。

發明內容

在一個一般性的方面，提供了一種半導體功率器件，包括：第一導電型半導體襯底；形成在半導體襯底上的外延層；形成在半導體襯底和外延層中的第二導電型阱；形成在阱中的漏極區；將柵極區與漏極區絕緣的氧化物層；形成在阱中的第一導電型埋層；圍繞埋層的第二導電型漂移區；以及形成在埋層與氧化物層之間的第二導電型TOP區。

半導體功率器件的一般性的方面可以包括多個埋層和多個漂移區，多個漂移區各自圍繞所述多個埋層中的埋層，并且所述多個埋層可以在氧化物層下方沿垂直方向彼此間隔開，并且所述多個漂移區可以彼此部分重疊。

外延層可以為第一導電型外延層。漂移區可以完全包圍埋層。TOP區可以形成在介于氧化物層與埋層之間的溝道中并沿著水平方向朝向柵極區延伸。

氧化物層可以包括選自局部硅氧化(LOCOS)氧化物層、片狀氧化物層(plate-shaped oxide layer)以及淺溝槽隔離(STI)層中的一種。

半導體功率器件的一般性的方面還可以包括形成在外延層的沒有形成阱的部分中的第一導電型本體區。

漏極區可以形成為溝槽結構，并且漏極區可以接觸漂移區的一端和埋層的一端。

半導體功率器件的一般性的方面可以包括多個外延層，第一導電型外延層為該多個外延層中之一。