[發明專利]一種半導體器件的制造方法

有效

• 申請號: 201410032408.7
• 申請日: 2014-01-23
• 公開（公告）號: CN104810325B
• 公開（公告）日: 2018-11-16
• 發明（設計）人: 黃河;李海艇;克里夫·德勞利
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8239
• 分類號: H01L21/8239
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;趙禮杰

本發明提供一種半導體器件的制造方法，涉及半導體技術領域。本發明的半導體器件的制造方法，將MRAM的制造工藝嵌入到標準CMOS工藝之中，可以降低工藝難度，并可以改善磁隧道結的性能進而提高整個半導體器件的性能。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件的制造方法。

背景技術

在半導體技術領域中，磁阻隨機存取存儲器MRAM（Magnetic Random AccessMemory）由于具備低耗能、非揮發等特性而越來越受到業界的重視。

然而，在現有技術中，如何將MRAM器件的制造工藝嵌入到標準的CMOS工藝之中，仍然沒有得到很好的解決。

為此，本發明提出一種半導體器件的制造方法，將磁阻隨機存取存儲器MRAM的制造嵌入到標準CMOS工藝之中。

發明內容

針對現有技術的不足，本發明提出一種半導體器件的制造方法，將MRAM的制造嵌入到標準CMOS工藝之中，可以降低工藝難度，并改善磁隧道結（MTJ）的性能。

本發明實施例提供一種半導體器件的制造方法，所述方法包括：

步驟S101：提供包括半導體襯底、位于所述半導體襯底的內核陣列區以及外圍區的晶體管、位于所述半導體襯底上的層間介電層、位于所述層間介電層內的用于連接磁隧道結的第一金屬插塞、以及位于所述層間介電層之上的金屬間介電層的前端器件；

步驟S102：在所述金屬間介電層上形成第一介電阻擋層，形成貫穿所述第一介電阻擋層與所述金屬間介電層并連接所述第一金屬插塞的第二金屬插塞；

步驟S103：形成覆蓋所述第一介電阻擋層的第二介電阻擋層，并在所述第二介電阻擋層內形成位于所述第二金屬插塞上方的接觸孔；

步驟S104：在所述接觸孔內形成連接所述第二金屬插塞的導電連接層；

步驟S105：在所述第二介電阻擋層上形成位于所述導電連接層上方并與所述導電連接層相連接的磁隧道結。

可選地，所述步驟S105包括：

步驟S1051：在所述第二介電阻擋層上依次形成磁隧道結材料層、第一導電硬掩膜層和第二導電硬掩膜層；

步驟S1052：對所述第二導電硬掩膜層進行刻蝕，保留所述第二導電硬掩膜層位于所述導電連接層上方的部分；

步驟S1053：以所述第二導電硬掩膜層被保留的部分為掩膜，對所述第一導電硬掩膜層和所述磁隧道結材料層進行刻蝕，以形成位于所述導電連接層上方并與所述導電連接層相連接的磁隧道結。

可選地，在所述步驟S1053中，對所述磁隧道結材料層進行刻蝕所采用的方法為等離子體刻蝕。

可選地，所述第一導電硬掩膜層的材料包括Ta或Ti；所述第二導電硬掩膜層的材料包括TiN或TaN。

可選地，在所述步驟S1052中，在對所述第二導電硬掩膜層進行刻蝕時采用可灰化硬掩膜進行。

可選地，在所述步驟S1051中，形成所述磁隧道結材料層的方法為物理氣相沉積法。

可選地，在所述步驟S1053中，對所述磁隧道結材料層的刻蝕停止于所述第二介電阻擋層的上方或停止于所述第一介電阻擋層的上方。

可選地，所述步驟S102包括：

步驟S1021：在所述金屬間介電層上形成第一介電阻擋層；

步驟S1022：在所述第一介電阻擋層上依次沉積可灰化硬掩膜和氮氧化硅薄膜；