[發明專利]用于寬帶寬諧振全局時鐘分配的方法和系統

有效

• 申請號: 201410031948.3
• 申請日: 2014-01-23
• 公開（公告）號: CN103970182B
• 公開（公告）日: 2017-03-01
• 發明（設計）人: T·J·布賽羅;A·J·德拉克;R·A·格羅韋斯;J·D·希伯勒;Y·I·金;方良得;W·R·雷奧爾;P·J·萊斯特爾;M·G·R·湯姆森
• 申請（專利權）人: 國際商業機器公司
• 主分類號: G06F1/10
• 分類號: G06F1/10
• 代理公司: 北京市中咨律師事務所11247
• 代理人: 于靜,張亞非

1.一種寬帶寬諧振時鐘分配，包括：

時鐘網格，其被配置為將時鐘信號分配給集成電路的多個組件；以及

可調扇區緩沖器，其被配置為接收所述時鐘信號并將輸出提供給所述時鐘網格，其中所述可調扇區緩沖器被配置為基于所標識的諧振或非諧振模式而設置所述時鐘信號的延遲和轉換速率。

2.根據權利要求1的時鐘分配，其中基于所述時鐘信號的頻率而確定所標識的諧振或非諧振模式。

3.根據權利要求1的時鐘分配，其中所述可調扇區緩沖器接收使能信號和所述時鐘信號，其中所述可調扇區緩沖器包括“或非”門，所述“或非”門接收所述時鐘信號和反相后的使能信號并將輸出提供給第一反相器，其中所述可調扇區緩沖器還包括“與非”門，所述“與非”門接收所述時鐘信號和所述使能信號并將輸出提供給第二反相器，其中所述可調扇區緩沖器還包括串聯的第一晶體管和第二晶體管，其中所述第一晶體管的柵極節點連接到所述第一反相器的輸出端，所述第一晶體管的源極節點連接到第一參考電壓，其中所述第二晶體管的柵極節點連接到所述第二反相器的輸出端，所述第二晶體管的漏極節點連接到第二參考電壓，并且其中所述第一晶體管的漏極節點連接到所述第二晶體管的源極節點，其中所述第二晶體管的所述源極節點提供所述可調扇區緩沖器的輸出。

4.根據權利要求3的時鐘分配，其中配置所述可調扇區緩沖器包括：配置所述“或非”門以便具有第一β值、配置所述第一反相器以便具有第二β值、配置所述“與非”門以便具有第三β值，其中所述第一β值、所述第二β值、所述第三β值以及第四β值基于所標識的諧振或非諧振模式而控制轉換速率和延遲。

5.根據權利要求4的時鐘分配，其中配置所述可調扇區緩沖器包括配置所述“或非”門、所述第一反相器、所述“與非”門以及所述第二反相器，使得所述第一β值、所述第二β值、所述第三β值以及所述第四β值防止輸出中的直通電流。

6.根據權利要求3的時鐘分配，其中所述可調扇區緩沖器還包括多個“或非”門指、多個第一反相器指、多個“與非”門指以及多個第二反相器指。

7.根據權利要求6的時鐘分配，其中配置所述可調扇區緩沖器包括：將所述多個“或非”門指中的一個或多個和所述多個“與非”門指中的一個或多個相連以獲得較大增益或較大驅動器大小。

8.根據權利要求7的時鐘分配，其中將所述多個“或非”門指中的一個或多個和所述多個“與非”門指中的一個或多個相連包括：將所述多個“或非”門指中的所述一個或多個和所述多個“與非”門指中的所述一個或多個并聯。

9.根據權利要求8的時鐘分配，其中將所述多個“或非”門指中的所述一個或多個和所述多個“與非”門指中的所述一個或多個并聯包括：以線性階梯將所述多個“或非”門指中的所述一個或多個和所述多個“與非”門指中的所述一個或多個相連。

10.根據權利要求8的時鐘分配，其中將所述多個“或非”門指中的所述一個或多個和所述多個“與非”門指中的所述一個或多個并聯包括：以幾何階梯將所述多個“或非”門指中的所述一個或多個和所述多個“與非”門指中的所述一個或多個相連，其中每個階梯大小成比例地大于前一個階梯大小。

11.根據權利要求7的時鐘分配，其中將所述多個“或非”門指中的一個或多個和所述多個“與非”門指中的一個或多個相連包括：在所述集成電路的金屬層中將所述多個“或非”門指中的所述一個或多個和所述多個“與非”門指中的所述一個或多個相連。

12.根據權利要求3的時鐘分配，其中配置所述可調扇區緩沖器包括：將所述多個第一反相器指中的一個或多個和所述多個第二反相器指中的一個或多個相連以獲得較小增益、較小驅動器、較低功率。

13.根據權利要求12的時鐘分配，其中將所述多個第一反相器指中的一個或多個和所述多個第二反相器指中的一個或多個相連包括：將所述多個第一反相器指中的所述一個或多個和所述多個第二反相器指中的所述一個或多個并聯。

14.根據權利要求13的時鐘分配，其中將所述多個第一反相器指中的所述一個或多個和所述多個第二反相器指中的所述一個或多個并聯包括：以線性階梯將所述多個第一反相器指中的所述一個或多個和所述多個第二反相器指中的所述一個或多個相連。