[發(fā)明專利]時(shí)鐘數(shù)據(jù)恢復(fù)電路

有效

• 申請?zhí)枺?/td>: 201410020957.2
• 申請日: 2014-01-15
• 公開（公告）號: CN103716060A
• 公開（公告）日: 2014-04-09
• 發(fā)明（設(shè)計(jì)）人: 王軍寧
• 申請（專利權(quán)）人: 英特格靈芯片（天津）有限公司
• 主分類號: H04B1/16
• 分類號: H04B1/16;H04L7/00
• 代理公司: 北京億騰知識產(chǎn)權(quán)代理事務(wù)所 11309
• 代理人: 陳霽

技術(shù)領(lǐng)域

本發(fā)明涉及一種時(shí)鐘數(shù)據(jù)恢復(fù)電路。

背景技術(shù)

目前，在串行通信系統(tǒng)中，時(shí)鐘數(shù)據(jù)恢復(fù)電路（CDR）在接收器中起著關(guān)鍵的作用。時(shí)鐘數(shù)據(jù)恢復(fù)電路中的時(shí)鐘恢復(fù)模塊往往工作在極高的速率下。實(shí)現(xiàn)中，為使時(shí)鐘數(shù)據(jù)恢復(fù)電路實(shí)現(xiàn)高傳輸速率，通常是將時(shí)鐘數(shù)據(jù)恢復(fù)模塊放在串并轉(zhuǎn)換的轉(zhuǎn)換模塊之后。如圖1所示，其為現(xiàn)有技術(shù)中可實(shí)現(xiàn)高傳輸速率的時(shí)鐘數(shù)據(jù)恢復(fù)電路的結(jié)構(gòu)示意圖。采樣模塊110將采樣的串行數(shù)據(jù)發(fā)送至轉(zhuǎn)換模塊130，經(jīng)過轉(zhuǎn)換模塊130將高傳輸速率的串行數(shù)據(jù)進(jìn)行串轉(zhuǎn)并之后，數(shù)據(jù)的傳輸速率會隨之降低，那么對轉(zhuǎn)換后的并行數(shù)據(jù)進(jìn)行時(shí)鐘恢復(fù)的時(shí)鐘恢復(fù)模塊120的工作速率也相應(yīng)降低，從而避免時(shí)鐘恢復(fù)模塊高工作速率的實(shí)現(xiàn)困難。

但是，由于時(shí)鐘恢復(fù)模塊是實(shí)現(xiàn)在轉(zhuǎn)換模塊之后，因此整個(gè)時(shí)鐘數(shù)據(jù)恢復(fù)電路的系統(tǒng)延遲較大，對發(fā)送端的固有噪聲、數(shù)據(jù)中的抖動(dòng)和噪聲、傳輸通路的非理想因素、發(fā)送端和接收端的頻率差異等眾多不利因素的容忍程度比較低。

發(fā)明內(nèi)容

本發(fā)明的目的是在使時(shí)鐘數(shù)據(jù)恢復(fù)電路可實(shí)現(xiàn)高傳輸速率的同時(shí)，降低上述時(shí)鐘數(shù)據(jù)恢復(fù)電路的系統(tǒng)延遲，提高對發(fā)送端的固有噪聲、數(shù)據(jù)中的抖動(dòng)和噪聲、傳輸通路的非理想因素、發(fā)送端和接收端的頻率差異等不利因素的容忍程度。

本發(fā)明實(shí)施例提供一種時(shí)鐘數(shù)據(jù)恢復(fù)電路，所述時(shí)鐘數(shù)據(jù)恢復(fù)電路包括：采樣模塊和時(shí)鐘恢復(fù)模塊；

所述采樣模塊包括：采樣控制單元和多個(gè)采樣單元；

所述多個(gè)采樣單元用于對串行數(shù)據(jù)進(jìn)行采樣，得到采樣數(shù)據(jù)；

所述采樣控制單元用于控制所述多個(gè)采樣單元依次對串行數(shù)據(jù)進(jìn)行采樣，當(dāng)所述多個(gè)采樣單元都對串行數(shù)據(jù)進(jìn)行采樣后，控制所述多個(gè)采樣單元同時(shí)將所述采樣數(shù)據(jù)發(fā)送至所述時(shí)鐘恢復(fù)模塊；

所述時(shí)鐘恢復(fù)模塊用于根據(jù)接收到的所述采樣數(shù)據(jù)恢復(fù)時(shí)鐘。

進(jìn)一步地，所述時(shí)鐘數(shù)據(jù)恢復(fù)電路還包括：轉(zhuǎn)換模塊；所述采樣控制單元還用于當(dāng)所述多個(gè)采樣單元采樣都對串行數(shù)據(jù)進(jìn)行采樣后，控制所述多個(gè)采樣單元同時(shí)將所述采樣數(shù)據(jù)發(fā)送至所述轉(zhuǎn)換模塊；所述轉(zhuǎn)換模塊用于將接收到的所述采樣數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)。

進(jìn)一步地，所述多個(gè)采樣單元的數(shù)量小于所述轉(zhuǎn)換模塊的串并轉(zhuǎn)換倍數(shù)。

進(jìn)一步地，所述時(shí)鐘數(shù)據(jù)恢復(fù)電路還包括：預(yù)處理模塊；所述預(yù)處理模塊包括：差分輸入耦合電路和傳輸線路均衡單元；所述預(yù)處理模塊用于接收外部發(fā)送設(shè)備發(fā)送的串行數(shù)據(jù)，由所述差分輸入耦合電路和傳輸線路均衡單元對接收到的串行數(shù)據(jù)進(jìn)行預(yù)處理，向所述采樣模塊輸出經(jīng)過預(yù)處理后的串行數(shù)據(jù)，以使所述多個(gè)采樣單元對所述預(yù)處理模塊輸出的串行數(shù)據(jù)進(jìn)行采樣。

通過利用本發(fā)明提供的時(shí)鐘數(shù)據(jù)恢復(fù)電路，多個(gè)采樣單元依次對串行數(shù)據(jù)進(jìn)行采樣，當(dāng)該多個(gè)采樣單元都對串行數(shù)據(jù)進(jìn)行采樣后，同時(shí)將采樣數(shù)據(jù)發(fā)送至?xí)r鐘恢復(fù)模塊，以避免時(shí)鐘恢復(fù)模塊工作在高速率下。由于時(shí)鐘恢復(fù)模塊在串并轉(zhuǎn)換電路之前，因此該時(shí)鐘數(shù)據(jù)恢復(fù)電路在實(shí)現(xiàn)高傳輸速率的同時(shí)，可有效降低時(shí)鐘數(shù)據(jù)恢復(fù)電路的系統(tǒng)延遲，提高對發(fā)送端的固有噪聲、數(shù)據(jù)的抖動(dòng)和噪聲、傳輸通路的非理想因素、發(fā)送端和接收端的頻率差異等不利因素的容忍程度。

附圖說明

圖1為現(xiàn)有技術(shù)中的一種時(shí)鐘數(shù)據(jù)恢復(fù)電路的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例提供的一種時(shí)鐘數(shù)據(jù)恢復(fù)電路的結(jié)構(gòu)示意圖；

圖3為本發(fā)明實(shí)施例提供的另一種時(shí)鐘數(shù)據(jù)恢復(fù)電路的結(jié)構(gòu)示意圖；

圖4為本發(fā)明實(shí)施例提供的又一種時(shí)鐘數(shù)據(jù)恢復(fù)電路的結(jié)構(gòu)示意圖。

具體實(shí)施方式

為了使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對本發(fā)明作進(jìn)一步地詳細(xì)描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部份實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其它實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

下面以圖2為例詳細(xì)說明本發(fā)明實(shí)施例提供的時(shí)鐘數(shù)據(jù)恢復(fù)電路。如圖2所示，其為本發(fā)明實(shí)施例提供的一種時(shí)鐘數(shù)據(jù)恢復(fù)電路的結(jié)構(gòu)示意圖。

該時(shí)鐘數(shù)據(jù)恢復(fù)電路包括：采樣模塊210，時(shí)鐘恢復(fù)模塊220和轉(zhuǎn)換模塊230。

采樣模塊210包括：采樣控制單元211和多個(gè)采樣單元212。

采樣控制單元211的輸入端與時(shí)鐘恢復(fù)模塊220輸出端相連，采樣控制單元211的輸出端分別與多個(gè)采樣單元212的第一輸入端相連。多個(gè)采樣單元212的輸出端分別與時(shí)鐘恢復(fù)模塊220和轉(zhuǎn)換模塊230相連。