[發明專利]靜態隨機存取存儲單元及其形成方法

在審

• 申請號: 201410005710.3
• 申請日: 2014-01-07
• 公開（公告）號: CN103730469A
• 公開（公告）日: 2014-04-16
• 發明（設計）人: 胡劍
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L27/11
• 分類號: H01L27/11;H01L21/8244
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 吳靖靚;駱蘇華

技術領域

本發明涉及存儲器技術領域，特別涉及一種靜態隨機存取存儲單元及其形成方法。

背景技術

靜態隨機存取存儲器（SRAM，Static?Random?Access?Memory）是隨機存取存儲器的一種。所謂“靜態”，是指這種存儲器只要保持通電，里面儲存的數據就可以恒常保持。相對之下，動態隨機存取存儲器（DRAM，Dynamic?Random?Access?Memory）里面所儲存的數據就需要周期性地更新。當電力供應停止時，靜態隨機存取存儲器儲存的數據還是會消失，這與在斷電后還能儲存資料的只讀存儲器（ROM，Read-Only?Memory）或閃存（Flash?Memory）是不同的。

圖1是現有的一種6T結構的靜態隨機存取存儲單元的電路圖。參考圖1，所述靜態隨機存取存儲單元包括：上拉晶體管PU1和PU2，下拉晶體管PD1和PD2，以及傳輸晶體管PG1和PG2。其中，所述上拉晶體管PU1和PU2為PMOS管，下拉晶體管PD1和PD2以及傳輸晶體管PG1和PG2為NMOS管。圖1還示出了與所述靜態隨機存取存儲單元連接的字線WL、電源線Vdd和Vss、位線BL和BLB，通過對所述字線WL、位線BL和BLB施加電壓，可將數據寫入節點N1和N2。

寫入冗余度（Write?Margin）是衡量靜態隨機存取存儲單元性能的一個重要參數。以圖1所示的靜態隨機存取存儲單元為例，假設在初始狀態時，節點N1為高電位，對應存儲的數據為“1”，節點N2為低電位，對應存儲的數據為“0”，現需向節點N1寫入數據“0”、向節點N2寫入數據“1”。

在寫入數據前，位線BL被預充電至高電位，位線BLB被預充電至低電位。在開始寫入數據時，對字線WL施加高電壓，使傳輸晶體管PG1和PG2導通。由于在初始狀態時節點N2為低電位，使上拉晶體管PU2導通、下拉晶體管PD2截止，因此，開始寫入數時上拉晶體管PU2和傳輸晶體管PG2均處于非飽和導通狀態，節點N1的電位不再是高電位，而是介于高電位和低電位之間的中間電位，所述中間電位的電位值由上拉晶體管PU2和傳輸晶體管PG2的等效電阻確定。

為了完成數據寫入，所述中間電位的電位值應小于一定數值，即傳輸晶體管PG2的等效電阻與上拉晶體管PU2的等效電阻的比值要小于一定數值。所述中間電位的電位值越低，所述靜態隨機存取存儲單元的寫入冗余度越大。

隨著半導體器件的不斷縮小，應力對半導體器件性能的影響越來越大，其中，壓應力（Compressive?Stress）能夠提高PMOS管的空穴遷移率，張應力（Tensile?Stress）能夠提高NMOS管的電子遷移率。因此，現有技術通過對靜態隨機存取存儲單元中的上拉晶體管覆蓋壓應力膜、對靜態隨機存取存儲單元中的下拉晶體管和傳輸晶體管覆蓋張應力膜以改變靜態隨機存取存儲單元的性能。

然而，通過對靜態隨機存取存儲單元中的晶體管覆蓋應力膜以改變靜態隨機存取存儲單元的性能，并沒有增大靜態隨機存取存儲單元的寫入冗余度，現有的靜態隨機存取存儲單元的寫入冗余度較小。

發明內容

本發明解決的是靜態隨機存取存儲單元的寫入冗余度小的問題。

為解決上述問題，本發明提供一種靜態隨機存取存儲單元，包括上拉晶體管、下拉晶體管以及傳輸晶體管，還包括：

張應力膜，覆蓋所述上拉晶體管和下拉晶體管；

層間介質隔離層，覆蓋所述張應力膜和傳輸晶體管。

可選的，所述上拉晶體管包括柵極區、源極區和漏極區，所述張應力膜覆蓋所述上拉晶體管的柵極區以及至少部分源極區和漏極區；所述下拉晶體管包括柵極區、源極區和漏極區，所述張應力膜覆蓋所述下拉晶體管的柵極區以及至少部分源極區和漏極區。

可選的，所述張應力膜的材料為氧化硅、氮化硅和氮氧化硅中的一種或幾種。

可選的，所述張應力膜的厚度與所述下拉晶體管的柵極區的厚度之比為1/3至1/2。

可選的，所述張應力膜的厚度與所述上拉晶體管的柵極區的厚度之比為1/3至1/2。

可選的，所述張應力膜的厚度為40nm至250nm。

可選的，所述上拉晶體管、下拉晶體管以及傳輸晶體管的數量均為兩個。

基于上述靜態隨機存取存儲單元，本發明還提供一種靜態隨機存取存儲單元的形成方法，包括：

在半導體襯底上形成上拉晶體管、下拉晶體管以及傳輸晶體管；

在所述上拉晶體管和下拉晶體管上形成張應力膜；

在所述張應力膜和傳輸晶體管上形成層間介質隔離層。