[發明專利]半導體器件及其操作方法

有效

• 申請號: 201410003652.0
• 申請日: 2014-01-03
• 公開（公告）號: CN104240749B
• 公開（公告）日: 2018-05-01
• 發明（設計）人: 樸成濟
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C7/22
• 分類號: G11C7/22
• 代理公司: 北京弘權知識產權代理事務所(普通合伙)11363
• 代理人: 俞波,周曉雨

1.一種半導體存儲器件，包括：

存儲器單元；

頁緩沖器，所述頁緩沖器包括：第一開關器件和第二開關器件，共同耦接到經由位線而與所述存儲器單元耦接的感測節點；以及第一感測鎖存單元和第二感測鎖存單元，分別經由所述第一開關器件和所述第二開關器件而與所述感測節點耦接；以及

控制邏輯，所述控制邏輯適用于：在驗證操作期間，當所述存儲器單元的閾值電壓經由所述位線反映在所述感測節點上時，分別將第一感測信號和第二感測信號傳送至所述第一開關器件和所述第二開關器件，第一感測信號和第二感測信號具有不同的電壓電平，

其中，所述第一開關器件和所述第二開關器件中的每個根據感測節點的電壓以及所述第一感測信號和所述第二感測信號中的每個的電壓而導通或關斷，使得感測節點的電壓經由第一開關器件和第二開關器件而被傳送至第一感測鎖存單元和所述第二感測鎖存單元作為數據比特。

2.如權利要求1所述的半導體存儲器件，其中，所述第一感測鎖存單元和所述第二感測鎖存單元分別響應于所述第一感測信號和所述第二感測信號而感測第一比特和第二比特。

3.如權利要求2所述的半導體存儲器件，其中，在所述驗證操作后續的編程操作期間，響應于所述第一比特和所述第二比特而將編程使能電壓、編程禁止電壓、以及介于所述編程使能電壓與所述編程禁止電壓之間的電壓之中的一種施加給所述位線。

4.如權利要求3所述的半導體存儲器件，其中，當所述第一比特和所述第二比特中的每個具有第一邏輯值時，將所述編程使能電壓施加給所述位線，

當所述第一比特具有所述第一邏輯值而所述第二比特具有第二邏輯值時，將介于所述編程使能電壓與所述編程禁止電壓之間的電壓施加給所述位線，以及

當所述第一比特和所述第二比特中的每個具有所述第二邏輯值時，將所述編程禁止電壓施加給所述位線。

5.如權利要求1所述的半導體存儲器件，其中，在所述驗證操作期間，所述位線經由所述感測節點而被預充電有從所述第一感測鎖存單元和所述第二感測鎖存單元中的至少一個傳送來的電荷。

6.如權利要求1所述的半導體存儲器件，其中，所述頁緩沖器還包括：預充電單元，所述預充電單元耦接在電源節點與所述感測節點之間，并且

在所述驗證操作期間，所述位線經由所述感測節點而被預充電有從所述預充電單元傳送來的電荷。

7.如權利要求1所述的半導體存儲器件，其中，所述控制邏輯適用于進一步將第一使能信號和第二使能信號分別傳送至所述第一感測鎖存單元和所述第二感測鎖存單元。

8.如權利要求7所述的半導體存儲器件，其中，當所述第一使能信號和所述第二使能信號被禁止時，感測節點的電壓經由第一開關器件和第二開關器件而被傳送至所述第一感測鎖存單元和所述第二感測鎖存單元作為數據比特。

9.如權利要求8所述的半導體存儲器件，其中，當所述第一使能信號和所述第二使能信號被使能時，所述數據比特被保持在所述第一感測鎖存單元和所述第二感測鎖存單元中。

10.如權利要求1所述的半導體存儲器件，其中，所述第一開關器件響應于所述第一感測信號的電壓而將所述感測節點的電壓傳送至所述第一感測鎖存單元作為第一數據比特，所述第二開關器件響應于所述第二感測信號的電壓而將所述感測節點的電壓傳送至所述第二感測鎖存單元作為第二數據比特。

11.如權利要求1所述的半導體存儲器件，其中，第一感測信號和第二感測信號被同時傳送至第一開關器件和第二開關器件。

12.一種操作半導體存儲器件的方法，所述方法包括以下步驟：

對與存儲器單元耦接的位線預充電；

根據所述存儲器單元的閾值電壓而將預充電至所述位線的電荷放電；以及

當所述位線的電壓被傳送至感測節點時，將多個感測信號傳送至耦接在所述感測節點與感測鎖存單元之間的多個開關器件，所述多個感測信號具有不同的電壓電平，

其中，所述多個開關器件中的每個根據感測節點的電壓以及相應的感測信號的電壓而導通或關斷，使得感測節點的電壓經由所述多個開關器件而被傳送至所述感測鎖存單元作為多個數據比特。