[發(fā)明專利]機(jī)載數(shù)據(jù)發(fā)送方法、接收方法、數(shù)據(jù)傳輸裝置以及系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201410001991.5
• 申請日: 2014-01-02
• 公開（公告）號(hào): CN103731331B
• 公開（公告）日: 2017-03-22
• 發(fā)明（設(shè)計(jì)）人: 黃胤;梁貴芹;周瑾
• 申請（專利權(quán)）人: 中電科航空電子有限公司
• 主分類號(hào): H04L12/40
• 分類號(hào): H04L12/40;H04L1/22;H04L29/06
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明涉及一種機(jī)載數(shù)據(jù)發(fā)送方法、接收方法、數(shù)據(jù)傳輸裝置以及系統(tǒng)。

背景技術(shù)

ARINC?664總線是一種類似于以太網(wǎng)的實(shí)時(shí)總線協(xié)議，它參照OSI分層模型設(shè)計(jì)，在L1物理層、L2物理鏈路層和L3網(wǎng)絡(luò)層上增加和刪減了部分功能以滿足航電總線的需求。

ARINC?664協(xié)議與TCP/IP協(xié)議的主要區(qū)別有：L1物理層增加冗余連接進(jìn)行熱備份以滿足安全性的需求，L2物理鏈路層增加對熱備份的處理，將不同虛擬鏈路進(jìn)行分時(shí)復(fù)用以滿足實(shí)時(shí)性的需求，虛擬鏈路和429總線有相似特性，航電系統(tǒng)更易于升級(jí)，L3網(wǎng)絡(luò)層實(shí)現(xiàn)IP報(bào)文到UDP包的轉(zhuǎn)換，接收數(shù)據(jù)時(shí)去掉IP包的IP報(bào)頭，發(fā)送數(shù)據(jù)時(shí)在UDP包前增加IP報(bào)頭。

目前，飛機(jī)上ARINC?664航電設(shè)備的數(shù)據(jù)傳輸裝置（例如網(wǎng)關(guān)），均通過一個(gè)ARINC?664終端和PHY芯片連接到一路ARINC?664航電設(shè)備，若飛機(jī)上的航電設(shè)備較多，則必須要通過增加數(shù)據(jù)傳輸裝置來連接航電設(shè)備。

發(fā)明內(nèi)容

本發(fā)明主要解決的技術(shù)問題是提供一種機(jī)載數(shù)據(jù)發(fā)送方法、接收方法、數(shù)據(jù)傳輸裝置以及系統(tǒng)，可以同時(shí)連接多個(gè)基于ARINC?664總線的航電設(shè)備，發(fā)送數(shù)據(jù)給多個(gè)航電設(shè)備。

為解決上述技術(shù)問題，本發(fā)明采用的一個(gè)技術(shù)方案是：提供一種機(jī)載數(shù)據(jù)發(fā)送方法，應(yīng)用于包括CPU、至少兩個(gè)ARINC?664終端、至少兩個(gè)PHY芯片的數(shù)據(jù)傳輸裝置中，所述至少兩個(gè)ARINC?664終端通過PCIe?switch擴(kuò)展接口與所述CPU連接；所述至少兩個(gè)PHY芯片通過MII接口與所述至少兩個(gè)ARINC664終端連接；所述PCIe?switch擴(kuò)展接口中的每一PCIe接口均配有唯一的地址空間；所述CPU外置有第一內(nèi)存，每一ARINC?664終端外置有第二內(nèi)存；所述機(jī)載數(shù)據(jù)發(fā)送方法包括：判斷是否接收到發(fā)送數(shù)據(jù)的指令；若接收到發(fā)送數(shù)據(jù)的指令，則使CPU配置DMA控制器，使DMA控制器將第一內(nèi)存中的數(shù)據(jù)傳輸?shù)脚c該數(shù)據(jù)相關(guān)聯(lián)的一ARINC?664終端；使ARINC?664終端將接收到數(shù)據(jù)進(jìn)行傳輸層至數(shù)據(jù)鏈路層的協(xié)議處理，以形成數(shù)據(jù)幀后傳輸至PHY芯片；使PHY芯片將ARINC?664終端處理后的數(shù)據(jù)發(fā)送至基于ARINC?664總線的航電設(shè)備中。

其中，在判斷是否接收到發(fā)送數(shù)據(jù)的指令步驟之前，還包括：判斷是否有來自于以太網(wǎng)絡(luò)的數(shù)據(jù)需要發(fā)送到航電網(wǎng)絡(luò)；若判斷得到接收到來自于以太網(wǎng)絡(luò)發(fā)送的數(shù)據(jù)，則將該以太網(wǎng)絡(luò)發(fā)送的數(shù)據(jù)轉(zhuǎn)換為ARINC?664總線能夠識(shí)別的數(shù)據(jù)；發(fā)出發(fā)送數(shù)據(jù)的指令；其中，該數(shù)據(jù)即為轉(zhuǎn)換后的ARINC?664總線能夠識(shí)別的數(shù)據(jù)。

為解決上述技術(shù)問題，本發(fā)明采用的另一個(gè)技術(shù)方案是：提供一種機(jī)載數(shù)據(jù)接收方法，應(yīng)用于包括CPU、至少兩個(gè)ARINC?664終端、至少兩個(gè)PHY芯片的數(shù)據(jù)傳輸裝置中，所述至少兩個(gè)ARINC?664終端通過PCIe?switch擴(kuò)展接口與所述CPU連接；所述至少兩個(gè)PHY芯片通過MII接口與所述至少兩個(gè)ARINC664終端連接；所述PCIe?switch擴(kuò)展接口中的每一PCIe接口均配有唯一的地址空間；所述CPU外置有第一內(nèi)存、每一ARINC?664終端外置有第二內(nèi)存；所述機(jī)載數(shù)據(jù)接收方法包括：通過PHY芯片接收來自于基于ARINC?664總線的航電設(shè)備的ARINC?664數(shù)據(jù)；使PHY芯片通過MII接口將該ARINC?664數(shù)據(jù)傳輸至ARINC?664終端；使ARINC?664終端對接收到的ARINC?664數(shù)據(jù)進(jìn)行數(shù)據(jù)鏈路層的數(shù)據(jù)幀處理、網(wǎng)絡(luò)層的UDP包處理，將處理后的ARINC?664數(shù)據(jù)存入第二內(nèi)存的接收緩存中；使ARINC?664終端向CPU發(fā)送消息中斷；使CPU接收消息中斷，并開啟DMA傳輸以將接收緩存中的ARINC?664數(shù)據(jù)傳輸至CPU。

其中，在使CPU接收消息中斷，并開啟DMA傳輸以將接收緩存中的ARINC664數(shù)據(jù)傳輸至CPU的步驟之后，還包括：將接收到的ARINC?664數(shù)據(jù)轉(zhuǎn)換為以太網(wǎng)總線能夠識(shí)別的數(shù)據(jù)；將轉(zhuǎn)換后的以太網(wǎng)總線能夠識(shí)別的數(shù)據(jù)通過以太網(wǎng)發(fā)送至基于以太網(wǎng)總線的機(jī)載設(shè)備中。