[發明專利]自適應電荷平衡的MOSFET技術

有效

• 申請號: 201380073977.X
• 申請日: 2013-12-27
• 公開（公告）號: CN105027290B
• 公開（公告）日: 2018-08-10
• 發明（設計）人: 納維恩·蒂皮勒內尼;迪瓦·N·巴達納亞克
• 申請（專利權）人: 維西埃-硅化物公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;馮永貞

1.一種用于自適應電荷補償的裝置，包括：

場板堆疊，包括：

多個場板絕緣體區；

多個場板區，其中，所述多個場板區被穿插在多個場板絕緣體區之間；以及

場環區，其中兩個或多個場板區被耦接到所述場環區，以及選擇所述多個場板絕緣體區中至少一個的厚度和所述多個場板區中至少一個與所述場環區之間的接觸面積，以便當漏極電壓比夾斷電壓大時所述多個場板區中的至少兩個浮置到不同的電位；

柵極結構，包括被柵極絕緣體區包圍的柵極區；

源極區；

漂移區；

體區，設置在所述柵極結構、所述源極區、所述漂移區和所述場環區之間。

2.根據權利要求1所述的裝置，其中，所述場環區包括多個部分，其中所述場環區的兩個或多個部分各自耦接相應的場板區到所述體區的相鄰的部分。

3.根據權利要求1所述的裝置，其中：

所述漂移區包括中度摻雜磷或砷的外延硅；

所述體區包括中度摻雜硼的硅；

所述源極區包括重摻雜磷或砷的硅；

所述柵極區包括重摻雜磷或砷的多晶硅；

所述多個場板區包括重摻雜硼的多晶硅；以及

所述場環區包括重摻雜硼的外延硅。

4.根據權利要求1所述的裝置，其中：

所述漂移區包括中度摻雜硼的外延硅；

所述體區包括中度摻雜磷或砷的硅；

所述源極區包括重摻雜硼的硅；

所述柵極區包括重摻雜硼的多晶硅；

所述多個場板區包括重摻雜磷或砷的多晶硅；以及

所述場環區包括重摻雜磷或砷的外延硅。

5.根據權利要求1所述的裝置，其中，所述場板堆疊的深度大于所述柵極結構的深度。

6.一種用于制備自適應電荷補償MOSFET器件的方法，包括：

形成中度摻雜第一類型摻雜劑的半導體層于重摻雜所述第一類型摻雜劑的半導體層上；

形成多個場板堆疊溝槽于輕摻雜所述第一類型摻雜劑的所述半導體層中；

在中度摻雜所述第一類型摻雜劑的所述半導體層中沿所述場板堆疊溝槽的側壁形成重摻雜第二類型摻雜劑的半導體區；

在所述場板堆疊溝槽中形成第一介電層，其中所述介電層包括底部和兩個側部；

在所述場板堆疊溝槽中的所述第一介電層上形成重摻雜所述第二類型摻雜劑的第一半導體層，其中，所述第一半導體層的第一部分接觸重摻雜所述第二類型摻雜劑的所述半導體區的第一部分，以及所述第一半導體層的第一部分設置于所述介電層的底部和兩個側部中；

在所述場板堆疊溝槽中的重摻雜所述第二類型摻雜劑的所述第一半導體層上形成第二介電層；

在所述場板堆疊溝槽中的所述第二介電層上形成重摻雜所述第二類型摻雜劑的第二半導體層，其中，所述第二半導體層的部分接觸重摻雜所述第二類型摻雜劑的所述半導體區的第二部分；

在輕摻雜所述第一類型摻雜劑的所述半導體層中形成多個柵極溝槽；

在所述柵極溝槽中形成介電層；

在所述柵極溝槽中的所述介電層上形成重摻雜所述第一類型摻雜劑的半導體層；

在中度摻雜所述第一類型摻雜劑的所述半導體層中、重摻雜所述第一類型摻雜劑的所述半導體層的對面、以及所述柵極溝槽中的所述介電層與沿著所述場板堆疊溝槽的側壁重摻雜所述第二類型摻雜劑的所述半導體區之間形成中度摻雜所述第二類型摻雜劑的半導體區；以及

在中度摻雜所述第二類型摻雜劑的所述半導體區中、輕摻雜所述第一類型摻雜劑的所述半導體層的對面、鄰近所述柵極溝槽中的所述介電層形成重摻雜所述第一類型摻雜劑的半導體區，然而通過中度摻雜所述第二類型摻雜劑的所述半導體區，將其和沿著所述場板堆疊溝槽的所述側壁的重摻雜所述第二類型摻雜劑的所述半導體區分開。