[發明專利]用于制備具有通過徑向壓縮降低的應變的異質結構的方法和裝置

在審

• 申請號: 201380073273.2
• 申請日: 2013-12-30
• 公開（公告）號: CN105210172A
• 公開（公告）日: 2015-12-30
• 發明（設計）人: R·J·法爾斯特;V·V·沃龍科夫;J·A·皮特尼;P·D·阿爾布雷克特
• 申請（專利權）人: 太陽能愛迪生半導體有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/322;H01L21/463;H01L21/687
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 楊曉光;于靜

相關申請的交叉引用

本申請要求2012年12月31日提交的美國臨時申請號61/747,613；2013年3月15日提交的美國臨時申請號61/793,999；2013年3月15日提交的美國臨時申請號61/790,445；2013年3月15日提交的美國臨時申請號61/788,744的優先權，其中每一個通過引用并入到這里。

技術領域

本公開內容通常涉及具有降低的應變的半導體異質結構的制備，并且特別地，涉及具有半導體襯底的異質結構，其順應具有與襯底不同的晶格常數的表面層，從而形成相對低缺陷的異質結構。

背景技術

包括具有器件質量表面的器件層和具有與器件層的材料不同的晶格結構的襯底的多層結構對許多不同目的有用。這些多層結構典型地包含具有不同的晶格常數的材料的多層。在層之間的晶格失配導致層要被應變。在器件層中失配位錯自發地形成以弛豫(relax)在層之間的應變。這樣的位錯降低多層半導體結構的質量和效用。

出現對于用于弛豫在晶格失配的半導體層之間的應變的方法和對于導致基本上沒有位錯的襯底和器件層的方法的繼續需要。

發明內容

本公開內容的一方面旨在一種用于在異質結構中弛豫應變的方法，所述異質結構包括襯底、在所述襯底上設置的表面層以及在所述襯底和所述表面層之間的界面。所述襯底包含中心軸、通常垂直于所述中心軸的背表面以及穿過所述中心軸跨所述襯底延伸的直徑。在所述襯底中形成位錯源層。將所述襯底徑向壓縮以產生位錯并且從所述位錯源層將所述位錯朝向所述表面層滑動。

本公開內容的另一方面旨在一種用于制備弛豫的異質結構的方法。在所述半導體襯底的前表面上沉積表面層，從而在所述表面層與所述襯底之間產生應變。在所述襯底中形成位錯源層。通過徑向壓縮所述襯底弛豫在所述表面層與所述襯底中的所述應變，以產生位錯并且從所述位錯源層將所述位錯朝向所述表面層滑動。

本公開內容的另一方面旨在一種用于徑向壓縮在裝置中的半導體結構的方法。所述結構具有前表面、背表面以及周向邊緣。所述裝置包括結構夾持物，所述結構夾持物包括用于鄰近所述結構的周向邊緣接觸所述結構的頂板和背板。所述頂板適合于接觸所述結構的所述前表面，并且所述背板適合于接觸所述結構的所述背表面。在所述頂板、背板以及所述結構的周向邊緣之間形成外圍腔。改變在所述外圍腔中的所述壓力以徑向壓縮所述結構。

附圖說明

圖1為硅異質結構的截面示意圖；

圖2為示出用于制備異質結構的方法的流程圖；

圖3-4為半導體結構和用于壓縮半導體結構的結構夾持物的截面圖；

圖5為半導體結構和用于壓縮半導體結構的結構夾持物的另一實施例的截面圖；

圖6-7為具有在其上涂層的半導體結構和圖3的結構夾持物的截面圖；

圖8為半導體結構和用于壓縮在其中設置有圖3的結構夾持物的結構的裝置的截面示意圖；

圖9為半導體結構和用于壓縮半導體結構的結構夾持物的另一實施例的截面圖；

圖10為多個半導體結構和用于壓縮半導體結構的結構夾持物的截面圖；

圖11為用于壓縮半導體結構的結構夾持物的另一實施例的頂視圖；

圖12為半導體結構和用于壓縮半導體結構的結構夾持物的另一實施例的截面圖；

圖13為具有槽的半導體結構和用于壓縮半導體結構的結構夾持物的另一實施例的截面圖；

圖14為半導體結構和具有頂板的圖13的結構夾持物的截面圖；

圖15為具有兩個槽的半導體結構和用于壓縮半導體結構的結構夾持物的另一實施例的截面圖；

圖16為半導體結構和包括按壓物的結構夾持物的另一實施例的截面圖；

圖17為圖16的半導體結構和結構夾持物的頂視圖；

圖18為結構夾持物和具有段的結構夾持物的另一實施例的頂視圖；以及

圖19為半導體結構和具有凸緣的結構夾持物的另一實施例的截面圖。

在整個附圖中相應的參考字符表示相應的部分。

具體實施方式

依照本公開內容的一個或多個方面，具有在襯底與具有與襯底不同的晶格常數的表面層之間的降低的應變的異質結構被諸如通過圖2的方法制備。此處表面層也被稱為“外延層”、“異質外延層”、“沉積膜”、“膜”、“異質層”或“沉積層”。可以形成具有基本上弛豫的表面層和降低的失配位錯的濃度的異質結構，該失配位錯也被稱為穿透(treading)位錯。