[發明專利]用于制備具有通過徑向壓縮降低的應變的異質結構的方法和裝置

在審

• 申請號: 201380073273.2
• 申請日: 2013-12-30
• 公開（公告）號: CN105210172A
• 公開（公告）日: 2015-12-30
• 發明（設計）人: R·J·法爾斯特;V·V·沃龍科夫;J·A·皮特尼;P·D·阿爾布雷克特
• 申請（專利權）人: 太陽能愛迪生半導體有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/322;H01L21/463;H01L21/687
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 楊曉光;于靜

1.一種用于弛豫在異質結構中應變的方法，所述異質結構包括襯底、在所述襯底上設置的表面層以及在所述襯底與所述表面層之間的界面，所述襯底包括中心軸、通常垂直于所述中心軸的背表面以及跨所述襯底穿過所述中心軸延伸的直徑，所述方法包括：

在所述襯底中形成位錯源層；以及

徑向壓縮所述襯底以產生位錯并且從所述位錯源層將所述位錯朝向所述表面層滑動。

2.根據權利要求1所述的方法，其中，將所述位錯滑動到襯底-表面層界面并且在所述界面處形成失配界面位錯。

3.根據權利要求1或2所述的方法，其中，所述結構的所述直徑為大約150mm或更多、大約200mm或更多、大約300mm或更多或甚至大約450mm或更多。

4.根據權利要求1到3中任一項所述的方法，其中，所述襯底由下列的材料組成：硅、碳化硅、藍寶石、鍺、硅鍺、氮化鎵、氮化鋁、砷化鎵、銦鎵砷或及其任何組合。

5.根據權利要求1到4中任一項所述的方法，其中，所述表面層由下列的材料組成：硅、碳化硅、藍寶石、鍺、硅鍺、氮化鎵、氮化鋁、砷化鎵、銦鎵砷或及其任何組合。

6.根據權利要求1到3中任一項所述的方法，其中，所述襯底由硅組成。

7.根據權利要求6所述的方法，其中，所述表面層由氮化鎵組成。

8.根據權利要求1到7中任一項所述的方法，其中，通過從包括半導體材料的錠切片所述襯底來形成所述位錯源層。

9.根據權利要求1到7中任一項所述的方法，其中，通過研磨所述襯底的所述背表面來形成所述位錯源層。

10.根據權利要求1到7中任一項所述的方法，其中，通過噴砂所述襯底的所述背表面來形成所述位錯源層。

11.根據權利要求1到7中任一項所述的方法，其中，通過將離子注入到所述襯底中穿過所述襯底的所述背表面來形成所述位錯源層。

12.根據權利要求1到11中任一項所述的方法，其中，將所述襯底加熱到至少大約550℃時徑向壓縮所述異質結構，或至少大約650℃、至少大約700℃、從大約550℃到大約1000℃、從大約650℃到大約1000℃或從大約700℃到大約1000℃時徑向壓縮所述異質結構。

13.根據權利要求1到12中任一項所述的方法，其中，在所述徑向壓縮期間，將應力施加到所述異質結構，所述應力為至少大約5MPa、至少大約10MPa、從大約5MPa到大約100MPa、從大約10MPa到大約100MPa、從大約10MPa到大約50MPa或從大約10MPa到大約25MPa。

14.根據權利要求1到13中任一項所述的方法，其中，將所述襯底徑向壓縮持續至少大約10秒、從大約10秒到大約5小時、或從大約10分鐘到大約20分鐘的一段時間。

15.根據權利要求1到14中任一項所述的方法，其中，徑向壓縮所述襯底的步驟包含徑向壓縮所述異質結構。

16.根據權利要求1到15中任一項所述的方法，其中，在所述徑向壓縮期間，將應力S₁施加到所述異質結構，所述方法進一步包括將所述應力S₁降低到應力S₂，S₂小于S₁，S₂為小于在其處從所述位錯源層產生位錯的閾值并且在允許存在的位錯朝向所述襯底-表面層界面滑動以產生基本上沒有位錯的襯底的閾值之上的應力。

17.根據權利要求1到16中任一項所述的方法，其中，所述表面層基本上沒有穿透位錯或具有小于大約10⁴穿透位錯/cm²的濃度的穿透位錯。

18.根據權利要求1到17中任一項所述的方法，其中，所述表面層跨所述襯底的所述直徑連續地延伸。

19.根據權利要求1到17中任一項所述的方法，其中，所述表面層包含不連續段。