[發明專利]跨管線的時序瓶頸分析以利用有用偏差引導優化

有效

• 申請號: 201380072158.3
• 申請日: 2013-12-26
• 公開（公告）號: CN104969226B
• 公開（公告）日: 2018-08-28
• 發明（設計）人: 曹愛群
• 申請（專利權）人: 美商新思科技有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

1.一種用于電路優化的方法，所述方法包括：

針對電路設計中的邏輯路徑鏈的集合計算總松弛的集合，其中每個邏輯路徑鏈中的每個邏輯路徑(1)從主輸入或時序電路元件的輸出處開始，并且(2)在主輸出或時序電路元件的輸入處結束，其中所述總松弛的集合中的每個總松弛等于所述邏輯路徑鏈的集合中的對應邏輯路徑鏈中的單個邏輯路徑的松弛的和；

基于所述總松弛的集合來確定優化引導，其中所述優化引導包括以下一項或多項：(1)對將不被解決的一個或多個時序違規的規定，(2)對將被解決的一個或多個時序違規的規定，(3)對將被增大的一個或多個總松弛的規定，(4)對邏輯路徑將被優化的順序的規定，以及(5)對用于終止電路優化的終止條件的規定；以及

基于所述優化引導來優化所述電路設計。

2.根據權利要求1所述的方法，其中對將不被解決的一個或多個時序違規的所述規定包括對邏輯路徑鏈中的邏輯路徑的時序違規的規定，其中對應于所述邏輯路徑鏈的所述總松弛大于或等于零。

3.根據權利要求1所述的方法，其中對將被解決的一個或多個時序違規的所述規定包括對邏輯路徑鏈中的邏輯路徑的時序違規的規定，其中對應于所述邏輯路徑鏈的所述總松弛為負。

4.根據權利要求1所述的方法，其中對將被增大的一個或多個總松弛的所述規定包括對邏輯路徑鏈的規定，其中對應于所述邏輯路徑鏈的所述總松弛為負。

5.根據權利要求1所述的方法，其中所述引導涉及基于有多少具有負松弛的邏輯路徑鏈包括一條邏輯路徑而向該邏輯路徑指派優先級，其中所述電路優化試圖按照優先級的降序來增大邏輯路徑的時序松弛。

6.根據權利要求1所述的方法，其中對用于終止電路優化的終止條件的所述規定包括當所述總松弛的集合中的所有總松弛大于或等于零時終止電路優化的終止條件。

7.一種存儲指令的非瞬態計算機可讀存儲介質，所述指令當由計算機執行時，使得所述計算機執行一種用于電路優化的方法，所述方法包括：

針對電路設計中的邏輯路徑鏈的集合計算總松弛的集合，其中每個邏輯路徑鏈中的每個邏輯路徑(1)從主輸入或時序電路元件的輸出處開始，并且(2)在主輸出或時序電路元件的輸入處結束，其中所述總松弛的集合中的每個總松弛等于所述邏輯路徑鏈的集合中的對應邏輯路徑鏈中的單個邏輯路徑的松弛的和；

基于所述總松弛的集合來確定優化引導，其中所述優化引導包括以下一項或多項：(1)對將不被解決的一個或多個時序違規的規定，(2)對將被解決的一個或多個時序違規的規定，(3)對將被增大的一個或多個總松弛的規定，(4)對邏輯路徑將被優化的順序的規定，以及(5)對用于終止電路優化的終止條件的規定；以及

基于所述優化引導來優化所述電路設計。

8.根據權利要求7所述的非瞬態計算機可讀存儲介質，其中對將不被解決的一個或多個時序違規的所述規定包括對邏輯路徑鏈中的邏輯路徑的時序違規的規定，其中對應于所述邏輯路徑鏈的所述總松弛大于或等于零。

9.根據權利要求7所述的非瞬態計算機可讀存儲介質，其中對將被解決的一個或多個時序違規的所述規定包括對邏輯路徑鏈中的邏輯路徑的時序違規的規定，其中對應于所述邏輯路徑鏈的所述總松弛為負。

10.根據權利要求7所述的非瞬態計算機可讀存儲介質，其中對將被增大的一個或多個總松弛的所述規定包括對邏輯路徑鏈的規定，其中對應于所述邏輯路徑鏈的所述總松弛為負。

11.根據權利要求7所述的非瞬態計算機可讀存儲介質，其中所述引導涉及基于有多少具有負松弛的邏輯路徑鏈包括一條邏輯路徑來向該邏輯路徑指派優先級，其中所述電路優化試圖按照優先級的降序來增大邏輯路徑的時序松弛。