[發明專利]生成包括LED線的相鄰區域的工藝和通過該工藝獲得的器件有效
| 申請號： | 201380070542.X | 申請日： | 2013-12-20 |
| 公開（公告）號： | CN104937728B | 公開（公告）日： | 2018-05-18 |
| 發明（設計）人： | E·普爾基耶;H·博諾 | 申請（專利權）人： | 阿萊迪亞公司;原子能和能源替代品委員會 |
| 主分類號： | H01L33/00 | 分類號： | H01L33/00;H01L33/08;H01L33/02;H01L29/06;H01L29/12;B82Y10/00;B82Y40/00;H01L29/66 |
| 代理公司： | 北京戈程知識產權代理有限公司 11314 | 代理人： | 程偉;王錦陽 |
| 地址： | 法國格*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 生成 包括 led 相鄰 區域 工藝 通過 獲得 器件 | ||
1.一種用于生成至少兩個相鄰芯片的工藝，所述兩個相鄰芯片各自包括在給定的芯片中通過透明導電層連接在一起的發光線陣列，所述工藝的特征在于其包括下述步驟：
-在襯底上生成用于生長線的多個單個區，所述線在比所述兩個芯片(SP1、SP2)的累加面積更大的面積(SNT)上延伸；
-在所述單個生長區中生長線(NTi)；
-從形成初始自由區域(SL
-在每個線的陣列上沉積透明導電層，從而電性連接給定的線的陣列的線，每個導電層(C
2.根據權利要求1所述的用于生成至少兩個相鄰芯片的工藝，其特征在于所述單個生長區是在位于所述襯底的表面上的掩模中限定的開口(zci
3.根據權利要求2所述的用于生成至少兩個相鄰芯片的工藝，其特征在于所述襯底包括成核層，所述掩模位于所述成核層上。
4.根據權利要求1所述的用于生成至少兩個相鄰芯片的工藝，其特征在于單個生長區是成核墊(zci
5.根據權利要求1至3中的一項所述的用于生成至少兩個相鄰芯片的工藝，其特征在于沉積了透明導電層，從而部分地覆蓋其中已去除發光線的單個生長區。
6.根據權利要求1至4中的任意一項所述的用于生成至少兩個相鄰芯片的工藝，其特征在于包括生成能夠電性連接所述芯片的電性墊，所述墊位于對應的導電層上。
7.根據權利要求1至4中的一項所述的用于生成至少兩個相鄰芯片的工藝，其特征在于線的去除包括下述步驟：
-生成包含開口的保護掩模，所述開口與位于襯底的初始自由區域的線的陣列對齊，所述掩模包封至少第一線的陣列以及通過所述初始自由區域而分隔的第二線的陣列；以及
-去除在所述初始自由區域中的線。
8.根據權利要求7所述的用于生成至少兩個相鄰芯片的工藝，其特征在于通過穿過所述保護掩模的直接蝕刻操作而去除線。
9.根據權利要求8所述的用于生成至少兩個相鄰芯片的工藝，其特征在于通過穿過所述保護掩模直接化學蝕刻操作而去除線，或者利用RIE或ICP等離子體通過穿過所述保護掩模的直接干法蝕刻操作而去除線。
10.根據權利要求1至4中的一項所述的用于生成至少兩個相鄰芯片的工藝，其特征在于通過導致所述線破裂的機械作用而去除線。
11.根據權利要求10所述的生成至少兩個相鄰芯片的工藝，其特征在于通過超聲波，或者通過流體的高壓噴射，或者利用固體工具而傳遞機械作用。
12.根據權利要求4所述的用于生成至少兩個相鄰芯片的工藝，其特征在于如果線是從成核層生長的，那么線去除步驟通過化學侵蝕所述成核層而進行。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于阿萊迪亞公司;原子能和能源替代品委員會，未經阿萊迪亞公司;原子能和能源替代品委員會許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201380070542.X/1.html，轉載請聲明來源鉆瓜專利網。
