[發(fā)明專利]同步數(shù)字系統(tǒng)中片上時(shí)鐘的自動(dòng)選擇

在審

• 申請(qǐng)?zhí)枺?/td>: 201380065382.X
• 申請(qǐng)日: 2013-12-13
• 公開(kāi)（公告）號(hào): CN105122172A
• 公開(kāi)（公告）日: 2015-12-02
• 發(fā)明（設(shè)計(jì)）人: C·S·多布斯;M·R·特羅西諾;K·R·?？思{;C·L·施雷佩爾
• 申請(qǐng)（專利權(quán)）人: 相干邏輯公司
• 主分類號(hào): G06F1/08
• 分類號(hào): G06F1/08;G06F1/04;G06F11/16;G06F21/75
• 代理公司: 中國(guó)國(guó)際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所 11038
• 代理人: 鮑進(jìn)

技術(shù)領(lǐng)域

本申請(qǐng)涉及電子系統(tǒng)并且，更具體而言，涉及數(shù)字電子系統(tǒng)中的時(shí)鐘信號(hào)分配網(wǎng)絡(luò)，并且尤其涉及包含許多處理單元的集成電路(IntegratedCircuit，IC)芯片中的時(shí)鐘分配。

背景技術(shù)

對(duì)于大型昂貴的計(jì)算機(jī)系統(tǒng)，它們的經(jīng)濟(jì)性決定了它們要一直保持繁忙。按照慣例，性能是作為每秒的計(jì)算來(lái)測(cè)量的。對(duì)于小型不昂貴的計(jì)算機(jī)，持續(xù)的高速操作是不要求的，并且對(duì)于靠電池操作的設(shè)備甚至是個(gè)障礙。計(jì)算機(jī)和數(shù)字信號(hào)處理器(DigitalSignalProcessor，DSP)的性能越來(lái)越多地是以每秒每瓦的計(jì)算或者所使用的每焦耳能量的計(jì)算來(lái)測(cè)量的。

雖然存在需要一次數(shù)小時(shí)的高性能操作的娛樂(lè)應(yīng)用，但是小型計(jì)算機(jī)的大部分使用對(duì)于高性能的突發(fā)需要少于一分鐘。實(shí)際上，當(dāng)小型嵌入式計(jì)算機(jī)或數(shù)字信號(hào)處理器(DSP)以降低的速度就可以良好地工作時(shí)，存在許多時(shí)間間隔。由于用于微型計(jì)算機(jī)的電路技術(shù)消耗與計(jì)算速度成比例的電力；因此以降低的速度運(yùn)行的機(jī)會(huì)是降低功耗并節(jié)省電池電量的機(jī)會(huì)。對(duì)于個(gè)人電子設(shè)備(PersonalElectronicDevice，PED)，機(jī)會(huì)可以是最大的，其中人的興趣和注意力把高度可變的需求放在微型計(jì)算機(jī)和嵌入在其中的DSP上。

單處理器系統(tǒng)

在只有一個(gè)處理單元的計(jì)算機(jī)中，處理器可以通過(guò)寫(xiě)到生成系統(tǒng)時(shí)鐘信號(hào)的特定電路來(lái)調(diào)節(jié)其自己的速度。這可以被用來(lái)使系統(tǒng)時(shí)鐘頻率匹配平均工作量。但是，降低的系統(tǒng)時(shí)鐘頻率(或速率)也放慢了操作系統(tǒng)軟件的駐留內(nèi)核及其響應(yīng)時(shí)間。依賴于實(shí)現(xiàn)，當(dāng)機(jī)器為了每秒更多計(jì)算的性能類型而需要升到更快的時(shí)鐘速率時(shí)，用戶會(huì)注意到停頓。

單處理器計(jì)算機(jī)及其控制軟件也常常具有用戶可調(diào)節(jié)的暫停(time-out)；并且硬件中的斷電模式越多，系統(tǒng)可以越精細(xì)地使其功率使用適應(yīng)實(shí)際的計(jì)算需求。例如，在初始暫停之后處理器可以切換到降低的速度和降低的供給電壓狀態(tài)；在更長(zhǎng)的暫停之后切換到時(shí)鐘停止?fàn)顟B(tài)；并且在更長(zhǎng)的暫停之后切換到低電壓睡眠狀態(tài)。這些低電壓狀態(tài)把數(shù)據(jù)維持在易失性存儲(chǔ)器中，這對(duì)于快速重新激活是有利的。如果處理器的電源被完全切斷，則其易失性存儲(chǔ)器中的數(shù)據(jù)丟失；并且在處理器重新激活時(shí)，數(shù)據(jù)將必須從非易失性存儲(chǔ)器重新加載。

多處理器系統(tǒng)

大型多處理器系統(tǒng)已經(jīng)開(kāi)辟了許多技術(shù)來(lái)提高每秒的計(jì)算，但是對(duì)于電源管理不太積極。隨著利用包含多個(gè)處理單元的不昂貴IC芯片的PED的來(lái)臨，對(duì)能量效率的需求增加了許多。

多處理的優(yōu)點(diǎn)包括對(duì)于為了并行執(zhí)行而被轉(zhuǎn)換的算法有高得多的計(jì)算吞吐量，以及由于過(guò)程分離到不同的處理器和存儲(chǔ)器上而產(chǎn)生的增加的可靠性和安全性。在多處理器系統(tǒng)中，在其自己的處理器上執(zhí)行的監(jiān)督過(guò)程更不可能被在其它處理器上執(zhí)行的應(yīng)用過(guò)程延遲。

在應(yīng)用中，依賴于外部事件，一些處理器可以被放慢而其它被加速。例如，用于顯示視頻數(shù)據(jù)的視頻處理器的性能許多都依賴于數(shù)據(jù)的類型和用戶行為。(在這個(gè)例子中，視頻處理器可以是專用于視頻的單個(gè)單元，或者可以是被編程為以并行方式處理視頻的一組處理元件。)如果用戶在編輯視頻，這在運(yùn)動(dòng)的顯示中會(huì)有頻繁的停頓。在停頓時(shí)，視頻處理器可以降低至空閑速度，準(zhǔn)備好作出響應(yīng)但是比全速耗散更少的功率。同時(shí)，用戶接口可以由為了進(jìn)行用戶交互而被優(yōu)化的不同處理器處理。

在多處理器系統(tǒng)中節(jié)省電力的另一條途徑是安排多個(gè)處理器在各種時(shí)鐘頻率上運(yùn)行-快的時(shí)鐘用于計(jì)算中的關(guān)鍵路徑，而較慢的時(shí)鐘用于其它部分。由于節(jié)省電力的機(jī)會(huì)高度依賴于應(yīng)用軟件，因此時(shí)鐘分配硬件應(yīng)當(dāng)是可配置的，優(yōu)選地可從應(yīng)用軟件快速配置。

多處理器陣列