[發明專利]半導體材料

有效

• 申請號: 201380061381.8
• 申請日: 2013-10-02
• 公開（公告）號: CN104813441B
• 公開（公告）日: 2018-07-03
• 發明（設計）人: 門諾·卡珀斯;朱丹丹
• 申請（專利權）人: 因特萊克有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 張英;宮傳芝

本發明涉及一種半導體晶片，包括：襯底；在該襯底上的第一AlGaN層；在該第一AlGaN層上的第二AlGaN層；在該第二AlGaN層上的GaN層；以及在該第一AlGaN層和第二AlGaN層之間的多個晶體GaN島。

技術領域

本發明涉及一種半導體材料和半導體材料以晶片形式作為用于形成發光二極管(LED)或其它光電裝置的支撐物的用途。而且，本發明涉及一種使用晶片構造高質量光電裝置的方法。具體地，本發明涉及一種具有硅襯底的改進的LED，當使用大支撐晶片時，該改進的LED將發生的位錯-缺陷(dislocation-defect)和翹曲減至最小。

背景技術

光電裝置是眾所周知的并且還已知對于這樣的裝置，在形成裝置的部分結構的半導體層中，將缺陷的發生減至最小是合乎需要的。例如，在LED中的常見缺陷包括螺旋(邊緣或螺旋式)位錯(穿線位錯，threading dislocation)，在最終產品中它可以導致降低的發光效率。由于在位錯和缺陷處可以發生非輻射重合，效率降低可以至少部分出現。這些缺陷降低裝置的內量子效率(IQE)。

正如在WO2006/014472中所討論的，這種位錯的一個原因是在不同層之間的晶格失配。由于不同的晶格參數和/或由于在高溫生長之后以不同速率的熱收縮，這可以簡單地出現。解決由不同的晶格參數和不同的熱收縮速率所導致的位錯問題的已知技術是在兩個失配的層之間生長成分梯度層。因此，成分梯度層可以更緊密地匹配每個界面表面上所需要的晶格參數。US2010/0032650公開了這樣的插入層。

降低位錯密度的另一已知技術是正如在US2002/0069817中公開的，沉積材料(如SiNx)不連續的鈍化夾層(隔層，interlayer)，隨后是SiNx夾層上的GaN或InGaN的島(島，island)生長層以彎曲位錯，緊接著是GaN的第二層。這種方法通常需要GaN厚的第二層的增長以獲得充分接合的連續的低缺陷層。

本發明人已經發現，可以在硅襯底上生長的無裂縫GaN層的厚度是受限的，并且相當數量的螺旋位錯存在于這樣的GaN層中。而且，發明人意識到，n-型摻雜GaN層或者在第一GaN層上包括另外的n-摻雜的GaN層的任何嘗試增加層中的應力(壓力，stress)并且惡化這個問題。

失配的晶格參數和熱膨脹系數的后果(尤其是差異位于襯底和覆蓋層之間的地方)是，通過在襯底和覆蓋半導體層之間的晶格參數和熱膨脹系數的失配將高度彎曲引入至晶片中。而且，如果這種彎曲意味著覆蓋層處于拉伸狀態，那么裂縫可以在這個層中形成。這種彎曲還意味著大直徑的晶片不可以在大容積的制造設備中使用，并且因此減小可以有效制造的晶片的尺寸，或導致高缺陷水平的晶片。

已經建議了幾種方法解決拉伸應力和相關的彎曲和/或裂縫(破裂，cracking)的問題。方法包括使用圖案化的襯底以引導在襯底掩膜部分或蝕刻部分中的裂縫，使用柔性襯底或使用AlGaN層或插入低溫AlN夾層。例如，為了在Si襯底上制造基于GaN的LED(通過低成本的路線)，在生長之前，另外的操作(如非原位圖案化)不是優選的，并且需要一種方法，該方法同時給予無裂縫層、低螺旋位錯密度和平晶片。

GB2485418描述了一種晶片結構，該晶片結構試圖解決至少一些與上面提到的現有技術相關的問題。其中公開的半導體材料使用AlGaN層、GaN層和SiNx夾層的組合以向硅襯底提供高質量材料，用于光電裝置的建造。晶片同時是平的、無裂縫的并且通過應力的細致設計在晶片中具有可接受的低位錯密度和螺旋位錯的控制。制造晶片的成本小于使用非原位圖案化制造晶片的成本，這導致顯著的商業優勢。