[發(fā)明專利]管理處理器的功率狀態(tài)

在審

• 申請?zhí)枺?/td>: 201380060938.6
• 申請日: 2013-12-16
• 公開（公告）號: CN104781756A
• 公開（公告）日: 2015-07-15
• 發(fā)明（設(shè)計）人: D.V.博達斯;E.K.曼
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: G06F1/32
• 分類號: G06F1/32;G06F9/48
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 楊美靈;陳嵐

1.?一種用于管理處理器的功率狀態(tài)的方法，包括：

在所述處理器接收指示中斷要發(fā)送到所述處理器的信號；

響應(yīng)接收所述信號，將所述處理器從深度閑置狀態(tài)轉(zhuǎn)變成淺閑置狀態(tài)；以及

響應(yīng)接收所述中斷，將所述處理器從所述淺閑置狀態(tài)轉(zhuǎn)變成活躍狀態(tài)。

2.?如權(quán)利要求1所述的方法，包括將所述處理器從所述深度閑置狀態(tài)轉(zhuǎn)變成所述淺閑置狀態(tài)，使得一旦在所述處理器收到所述中斷，便能夠?qū)⑺鎏幚砥饕缘偷却龝r間轉(zhuǎn)變成所述活躍狀態(tài)。

3.?如權(quán)利要求1所述的方法，包括通過增大所述處理器的時鐘的操作頻率，將所述處理器從所述深度閑置狀態(tài)轉(zhuǎn)變成所述淺閑置狀態(tài)。

4.?如權(quán)利要求1所述的方法，包括通過開啟所述處理器的多個組件的任何組件，將所述處理器從所述深度閑置狀態(tài)轉(zhuǎn)變成所述淺閑置狀態(tài)。

5.?如權(quán)利要求1所述的方法，包括通過增大所述處理器的電壓，將所述處理器從所述深度閑置狀態(tài)轉(zhuǎn)變成所述淺閑置狀態(tài)。

6.?如權(quán)利要求1所述的方法，包括：

確定所述處理器在指定的時間期內(nèi)處在閑置狀態(tài)時，所述處理器要從所述活躍狀態(tài)轉(zhuǎn)移到所述深度閑置狀態(tài)；

將所述處理器轉(zhuǎn)變成所述淺閑置狀態(tài)；以及

如果在指定延遲后所述處理器仍處在閑置狀態(tài)，則將所述處理器從所述淺閑置狀態(tài)轉(zhuǎn)變成所述深度閑置狀態(tài)。

7.?如權(quán)利要求1所述的方法，包括接收來自輸入/輸出裝置的所述信號。

8.?如權(quán)利要求7所述的方法，其中所述輸入/輸出裝置配置成基于用于所述中斷的輸送的延遲，延遲所述信號的輸送。

9.?如權(quán)利要求1所述的方法，包括：

在多核處理器的指定核接收指示中斷要發(fā)送到所述指定核的信號；

響應(yīng)接收所述信號，將所述指定核從所述深度閑置狀態(tài)轉(zhuǎn)變成所述淺閑置狀態(tài)；以及

響應(yīng)接收所述中斷，將所述指定核從所述淺閑置狀態(tài)轉(zhuǎn)變成所述活躍狀態(tài)。

10.?如權(quán)利要求1所述的方法，其中將所述處理器從所述深度閑置狀態(tài)轉(zhuǎn)變成所述淺閑置狀態(tài)包括：

將所述處理器從所述深度閑置狀態(tài)轉(zhuǎn)變成第一淺閑置狀態(tài)；以及

在指定延遲后，將所述處理器從所述第一淺閑置轉(zhuǎn)變成第二淺閑置狀態(tài)，其中所述第二淺閑置狀態(tài)包括比所述第一淺閑置狀態(tài)更淺的閑置狀態(tài)。

11.?一種用于管理處理器的功率狀態(tài)的系統(tǒng)，包括：

配置成執(zhí)行存儲的指令的處理器；以及

存儲指令的存儲裝置，所述存儲裝置包括配置成在由所述處理器執(zhí)行時執(zhí)行以下操作的處理器可執(zhí)行代碼：

接收指示中斷即將發(fā)生的信號；

響應(yīng)接收所述信號，將所述處理器從深度閑置狀態(tài)轉(zhuǎn)變成淺閑置狀態(tài)；以及

響應(yīng)接收所述中斷，將所述處理器從所述淺閑置狀態(tài)轉(zhuǎn)變成活躍狀態(tài)；以及

裝置，以通信方式耦合到所述處理器并且配置成：

將指示所述中斷即將發(fā)生的所述信號發(fā)送到所述處理器；以及

將所述中斷發(fā)送到所述處理器。

12.?如權(quán)利要求11所述的系統(tǒng)，其中所述系統(tǒng)包括服務(wù)器，所述處理器包括多核處理器，并且所述存儲裝置包括配置成在由所述多核處理器的指定核執(zhí)行時執(zhí)行以下操作的處理器可執(zhí)行代碼：

接收指示中斷即將發(fā)生的信號；

響應(yīng)接收所述信號，將所述指定核從深度閑置狀態(tài)轉(zhuǎn)變成所述淺閑置狀態(tài)；以及

響應(yīng)接收所述中斷，將所述指定核從所述淺閑置狀態(tài)轉(zhuǎn)變成所述活躍狀態(tài)。

13.?如權(quán)利要求12所述的系統(tǒng)，其中所述多核處理器配置成：

確定所述中斷要發(fā)送到的所述指定核；以及

將指示所述中斷即將發(fā)生的所述信號路由到所述指定核。

14.?如權(quán)利要求11所述的系統(tǒng)，其中所述裝置配置成延遲發(fā)送所述信號指定的時間，以及其中基于用于發(fā)送所述中斷的延遲，確定所述指定時間。

15.?如權(quán)利要求11所述的系統(tǒng)，其中所述裝置包括輸入/輸出裝置。

16.?如權(quán)利要求11所述的系統(tǒng)，其中所述裝置包括經(jīng)數(shù)據(jù)總線連接到所述處理器的裝置，以及其中所述裝置根據(jù)總線主控技術(shù)將所述信號發(fā)送到所述處理器。