[發(fā)明專利]三維閃存存儲器系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201380060290.2
• 申請日: 2013-10-09
• 公開（公告）號: CN104823242B
• 公開（公告）日: 2018-09-14
• 發(fā)明（設(shè)計）人: H.V.特蘭;H.Q.阮;M.雷滕
• 申請（專利權(quán)）人: 硅存儲技術(shù)公司
• 主分類號: G11C5/02
• 分類號: G11C5/02;G11C5/06;G11C16/30;H01L21/768;H01L23/48;H01L25/065;H01L25/00;G11C29/26
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 申屠偉進(jìn);陳嵐

本發(fā)明公開了一種三維閃存存儲器系統(tǒng)。

技術(shù)領(lǐng)域

本發(fā)明公開了一種三維閃存存儲器系統(tǒng)。

背景技術(shù)

使用浮柵來在其上存儲電荷的閃存存儲器單元和形成于半導(dǎo)體襯底中的此類非易失性存儲器單元的存儲器陣列在現(xiàn)有技術(shù)中是眾所周知的。通常，此類浮柵存儲器單元一直是分裂柵類型或?qū)訓(xùn)蓬愋偷摹?/p>

一種現(xiàn)有技術(shù)的非易失性存儲器單元10在圖1中示出。分裂柵超快閃(SF)存儲器單元10包括第一導(dǎo)電類型（諸如P型）的半導(dǎo)體襯底4。襯底1具有在其上形成第二導(dǎo)電類型（諸如N型）的第一區(qū)2（也稱為源極線SL）的表面。也具有第二導(dǎo)電類型（諸如N型）的第二區(qū)3（也稱為漏極線）形成在襯底1的該表面上。在第一區(qū)2與第二區(qū)3之間為溝道區(qū)4。位線(BL)9連接到第二區(qū)3。字線(WL) 8（也稱為選擇柵）被定位在溝道區(qū)4的第一部分上方并與其絕緣。字線8幾乎不與或完全不與第二區(qū)3重疊。浮柵(FG) 5在溝道區(qū)4的另一部分上方。浮柵5與該另一部分絕緣，并與字線8相鄰。浮柵5還與第一區(qū)2相鄰。耦合柵(CG) 7（也稱為控制柵）位于浮柵5上方并與其絕緣。擦除柵(EG) 6在第一區(qū)2上方并與浮柵5和耦合柵7相鄰，且與該浮柵和該耦合柵絕緣。擦除柵6也與第一區(qū)2絕緣。

用于現(xiàn)有技術(shù)的非易失性存儲器單元10的擦除和編程的一個示例性操作如下。通過福勒-諾德海姆隧穿機(jī)制(Fowler-Nordheim tunneling mechanism)，借助在其他端子等于零伏特的同時在擦除柵EG 6上施加高電壓來擦除單元10。電子從浮柵FG 5隧穿到擦除柵EG 6中，導(dǎo)致浮柵FG 5帶正電，從而打開處于讀取狀態(tài)的單元10。所得的單元擦除狀態(tài)被稱為‘1’狀態(tài)。通過源極側(cè)熱電子編程機(jī)制，借助在耦合柵CG 7上施加高電壓、在源極線SL 2上施加高電壓、在擦除柵EG 6上施加中等電壓以及在位線BL 9上施加編程電流，來對單元10編程。流經(jīng)字線WL 8與浮柵FG 5之間的間隙的一部分電子獲得足夠的能量而注入浮柵FG5之中，導(dǎo)致浮柵FG 5帶負(fù)電，從而關(guān)閉處于讀取狀態(tài)的單元10。所得的單元編程狀態(tài)被稱為‘0’狀態(tài)。

在編程中，可通過在位線BL 9上施加抑制電壓來抑制單元10（例如，如果將要對與單元10位于同一行中的另一單元進(jìn)行編程，但不對單元10進(jìn)行編程）。單元10在USP 7,868,375中進(jìn)行了更具體的描述，該專利的公開內(nèi)容全文以引用方式并入本文中。

在其他技術(shù)領(lǐng)域中還已知三維集成電路結(jié)構(gòu)。一種方法是堆棧兩個或更多個單獨(dú)封裝的集成電路芯片，并以允許對芯片進(jìn)行協(xié)調(diào)管理的方式來結(jié)合所述芯片的導(dǎo)線。另一種方法是在單個封裝內(nèi)堆棧兩個或更多個晶粒。

然而，迄今為止，現(xiàn)有技術(shù)尚未包括涉及閃存存儲器的三維結(jié)構(gòu)。

發(fā)明內(nèi)容

上述需求通過涉及閃存存儲器陣列和相關(guān)聯(lián)電路的三維布置的多個實施例來滿足。這些實施例可保證物理空間利用、制造復(fù)雜性、電力使用、熱特性和成本方面的效率。

附圖說明

圖1是本發(fā)明可應(yīng)用到的現(xiàn)有技術(shù)的非易失性存儲器單元的橫截面視圖。

圖2示出了現(xiàn)有技術(shù)的二維閃存存儲器系統(tǒng)布局。

圖3示出了三維閃存存儲器系統(tǒng)實施例內(nèi)的第一晶粒。

圖4示出了三維閃存存儲器系統(tǒng)實施例內(nèi)的第二晶粒。

圖5示出了另一個三維閃存存儲器系統(tǒng)實施例內(nèi)的第一晶粒。

圖6示出了三維閃存存儲器系統(tǒng)實施例內(nèi)的第二晶粒。

圖7示出了可在三維閃存存儲器系統(tǒng)實施例中使用的任選的外圍快閃控制晶粒。

圖8示出了與包含閃存存儲器陣列的晶粒一起使用的輔助電路的實施例。

圖9示出了控制電路的實施例。