[發(fā)明專利]用于形成在半導(dǎo)體襯底的鰭部件上的晶體管的隔離組件

有效

• 申請?zhí)枺?/td>: 201380053697.2
• 申請日: 2013-10-11
• 公開（公告）號: CN104718612B
• 公開（公告）日: 2018-06-22
• 發(fā)明（設(shè)計）人: 常潤滋;鄭全成
• 申請（專利權(quán)）人: 馬維爾國際貿(mào)易有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/84;H01L27/088;H01L27/12;H01L21/764;H01L21/762
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 酆迅

本公開涉及用于形成在半導(dǎo)體襯底的鰭部件上的晶體管的隔離組件。在一個實施例中，一種裝置包括：襯底，包括表面，該表面包括平坦部分和鰭部件，鰭部件在垂直于平坦部分的方向上延伸并且厚度小于襯底的厚度。該裝置還包括第一晶體管，其包括：第一柵極區(qū)域，形成在鰭部件上方；第一源極區(qū)域，由鰭部件的主體形成；以及第一漏極區(qū)域，由鰭部件的主體形成。此外，該裝置還包括第二晶體管，其包括：第二柵極區(qū)域，形成在鰭部件上方；第二源極區(qū)域，由鰭部件的主體形成；以及第二漏極區(qū)域，由鰭部件的主體形成。此外，該裝置還包括隔離組件，形成在第一晶體管和第二晶體管之間，隔離組件具有小于30nm的寬度。

相關(guān)申請的交叉參考

本申請要求于2013年10月10日提交的美國專利申請第14/051,299號和2012年10月15日提交的美國臨時專利申請第61/713,990號的優(yōu)先權(quán)，其公開內(nèi)容通過引用的方式并入于此。

技術(shù)領(lǐng)域

本公開涉及由半導(dǎo)體材料形成晶體管。更具體地，本公開涉及形成場效應(yīng)晶體管(FET)，該場效應(yīng)晶體管具有形成在從半導(dǎo)體襯底延伸的鰭結(jié)構(gòu)上的柵極，隔離組件形成在場效應(yīng)晶體管之間，其中隔離組件具有最小尺寸。

背景技術(shù)

在一些情況下，晶體管可由半導(dǎo)體襯底形成，半導(dǎo)體襯底具有從半導(dǎo)體襯底的表面延伸的鰭部件。鰭部件可以基本垂直于半導(dǎo)體襯底的平面延伸。鰭部件的厚度還可以小于半導(dǎo)體襯底的厚度。因此，通過從半導(dǎo)體襯底的表面延伸且厚度小于半導(dǎo)體襯底的厚度，鰭部件可以類似于在半導(dǎo)體襯底的表面上方延伸的“鰭”?？梢酝ㄟ^在鰭部件的多個表面上設(shè)置諸如多晶體硅(本文也稱為“多晶硅”)的材料來形成晶體管的各個柵極。例如，晶體管的柵極可以通過包圍多晶硅中的鰭的部分來形成。此外，可以由鰭部件的摻雜區(qū)域來形成晶體管的源極區(qū)域和漏極區(qū)域。在具體實施例中，可以在單個鰭部件周圍形成多個晶體管的柵極。在這些情況下，晶體管可以電隔離以減少晶體管之間的干擾并使可在晶體管改變狀態(tài)時發(fā)生的延遲最小化。

在一些情況下，使用多種技術(shù)來隔離由具有鰭結(jié)構(gòu)的半導(dǎo)體襯底所形成的晶體管。在一個實例中，通過在晶體管之間放置隔離柵極來隔離晶體管。在該實例中，隔離柵極包括耦合至電源電壓和/或漏極電壓的電部件。隔離柵極與集成電路的電部件的連接會導(dǎo)致寄生電容，這會響應(yīng)于晶體管的狀態(tài)改變而引起延遲。此外，被隔離柵極覆蓋的區(qū)域會相對較大。

在另一實例中，可通過執(zhí)行鰭切割來切穿晶體管之間的鰭部件來隔離由具有鰭部件的襯底所形成的晶體管。鰭切割的尺寸通常由于光刻技術(shù)而受到限制，并且具有30nm以上的寬度，這會降低襯底上形成的晶體管的密度。此外，鰭切割可去除多晶硅和鰭之間的接觸，這會抑制用于在半導(dǎo)體襯底中嵌入應(yīng)力體(諸如SiGe和/或SiC，其被用于提高晶體管的性能)的處理。

在又一實例中，在執(zhí)行鰭切割以創(chuàng)建多晶硅與鰭的連接之后，可以在晶體管的端部處放置多晶硅的區(qū)域，從而利于用于在襯底中嵌入應(yīng)力體(stressor)的處理。然而，使用該技術(shù)形成的區(qū)域具有受限于2D光刻分辨率的寬度(例如，在一些FinFET技術(shù)中為至少74nm)，這降低了形成在襯底上的晶體管的密度。

發(fā)明內(nèi)容

根據(jù)一個實施例，一種裝置包括：襯底，包括表面，該表面包括平坦部分和鰭部件，鰭部件在基本垂直于平坦部分的方向上延伸并且厚度小于襯底的厚度。該裝置還包括第一晶體管，其包括：第一柵極區(qū)域，形成在鰭部件上方；第一源極區(qū)域，由鰭部件的主體形成；以及第一漏極區(qū)域，由鰭部件的主體形成。此外，該裝置還包括第二晶體管，其包括：第二柵極區(qū)域，形成在鰭部件上方；第二源極區(qū)域，由鰭部件的主體形成；以及第二漏極區(qū)域，由鰭部件的主體形成。此外，該裝置還包括隔離組件，形成在第一晶體管和第二晶體管之間。隔離組件具有小于30nm的寬度。