[發明專利]具有多個核、共享的核擴展邏輯及共享的核擴展利用指令的處理器

有效

• 申請號: 201380045297.7
• 申請日: 2013-06-12
• 公開（公告）號: CN104603748B
• 公開（公告）日: 2018-10-02
• 發明（設計）人: E·西弗爾;M·哈高格;E·突瑞爾
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06F9/46
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 張東梅

一方面的設備包括多個核以及與多個核中的每一個耦合的共享的核擴展邏輯。共享的核擴展邏輯具有被多個核中的每一個共享的數據處理邏輯。指令執行邏輯，對于核中的每一個，響應于共享的核擴展調用指令，將調用共享的核擴展邏輯。調用將使共享的數據處理邏輯代表對應的核執行數據處理。還公開了其他設備、方法以及系統。

背景技術

領域

各實施例涉及處理器。具體而言，各實施例涉及具有多個核的處理器。

背景信息

圖1是現有技術的處理器100的框圖。處理器具有多個核101。具體而言，所示出的處理器具有核0101-0、核1101-1到核M 101-M。作為示例，可以有兩個、四個、七個、十個、十六個或任何其他合適的核數量。核中的每一個都包括對應的單指令多數據(SIMD)執行邏輯102。具體而言，核0包括SIMD執行邏輯102-0、核1包括SIMD執行邏輯102-1，核M包括SIMD執行邏輯102-M。即，每個核地復制SIMD執行邏輯。每一SIMD執行邏輯都可操作，以處理SIMD、矢量或緊縮的數據操作數。操作數中的每一個都可以具有多個較小數據元素，諸如8比特、16比特、32比特或64比特數據元素，它們在操作數中被緊縮在一起并由SIMD執行邏輯并行地處理。

在某些處理器中，SIMD執行邏輯中的每一個都可以表示相對大量的邏輯。例如，這可以是當SIMD執行邏輯中的每一個都將處理寬的SIMD操作數時的情況。某些處理器能夠處理具有相對寬的寬度的矢量或緊縮的數據操作數，諸如，例如，128比特操作數、256比特操作數、512比特操作數、1024比特操作數等等。通常，處理這樣寬的操作數所需的SIMD執行邏輯往往相對來說大，消耗相對來說大量的管芯面積，增大制造處理器的成本，在使用過程中消耗相對來說大量的功率。每個核地復制相對大的SIMD執行邏輯會加劇這樣的問題。此外，在許多應用或工作負荷情況下，每個核地復制的SIMD執行邏輯傾向于至少某些時間未被充分使用。如果核的數量在未來持續增大，則這樣的問題可能會變得越來越嚴重。

更進一步，在圖1的現有技術處理器中，每一個核還具有常規流控制邏輯。具體而言，核0具有流控制邏輯103-0，核1具有流控制邏輯103-1，而核M具有流控制邏輯103-M。通常，流控制邏輯可以被設計或優化以涵蓋范圍廣泛的使用模型，例如，引入推理性執行。然而，這一般傾向于具有相對較小的對于SIMD和各種其他高吞吐量計算的優點，而是傾向于伴隨有比較高的功率消耗。

附圖簡述

可以通過參考用來說明本發明的各實施例的下列描述和附圖來理解本發明。在附圖中：

圖1是現有技術的處理器的框圖。

圖2是具有處理器的實施例和存儲器的實施例的系統的實施例的框圖。

圖3是具有核0(包括共享的核擴展接口邏輯的實施例)并具有共享的核擴展邏輯(包括核接口邏輯的實施例)的實施例的處理器的實施例的框圖。

圖4是處理共享的核擴展調用指令的實施例的方法的實施例的方框流程圖。

圖5是共享的核擴展命令寄存器的示例實施例的框圖。

圖6是處理共享的核擴展讀取指令的實施例的方法的實施例的方框流程圖。

圖7是處理共享的核擴展中止指令的實施例的方法的實施例的方框流程圖。

圖8A是示出了根據本發明的各實施例的示例性有序流水線和示例性寄存器重命名、無序發出/執行流水線的框圖。

圖8B是示出了根據本發明的各實施例的要包括在處理器中的有序架構核和示例性寄存器重命名，無序發出/執行架構核的示例性實施例的框圖。

圖9A是根據本發明的各實施例的單個處理器核的框圖，以及其與管芯上的互連網絡的連接以及其第2級(L2)緩存904的本地子集。