[發明專利]使用高阻抗電壓源控制開關的阻抗以提供更有效鐘控

有效

• 申請號: 201380042914.8
• 申請日: 2013-08-29
• 公開（公告）號: CN104541223B
• 公開（公告）日: 2017-10-10
• 發明（設計）人: 維斯韋什·S·薩瑟;塞繆爾·D·納夫齊格
• 申請（專利權）人: 超威半導體公司
• 主分類號: G06F1/04
• 分類號: G06F1/04;G06F1/10
• 代理公司: 上海勝康律師事務所31263
• 代理人: 樊英如,李獻忠

技術領域

所公開的實施方案涉及鐘控系統，并且更具體地涉及用于在鐘控系統的操作模式之間進行切換的開關。

背景技術

功率消耗是電路設計的關鍵方面。這對電池供電的移動系統尤其如此。所不希望的功率損失的許多來源可發現于集成電路中，如晶體管中的漏泄電流和歸因于不合需要的電阻負載或電容負載的功率損失。雖然功率消耗在移動電池供電的裝置中是關鍵的，但是功率消耗在其它環境中也是重要的，如其中每個處理器的功率節省增加許多倍的服務器群。因此，提高集成電路操作的效率對于延長電池壽命并且更一般來說對于減少能量消耗是合乎需要的。

本發明的公開內容

在一些實施方案中，設備包括開關，開關被耦接以在閉合時在開關的輸入節點處接收時鐘信號并且在開關的輸出節點處供應時鐘信號。第一高阻抗電壓源被耦接以向開關的第一晶體管的第一柵極節點供應第一電壓。

在一些實施方案中，方法包括從耦接至開關的第一晶體管的柵極的第一高阻抗電壓源供應第一電壓。從耦接至開關的第二晶體管的柵極的第二高阻抗電壓源供應第二電壓。當開關閉合時，將時鐘信號供應至第一晶體管和第二晶體管的相應第一載流節點，并且第一晶體管和第二晶體管的相應第二載流節點將時鐘信號供應至電感器。

在一些實施方案中，集成電路的時鐘系統包括具有第一晶體管和第二晶體管的開關。當開關閉合時，開關接收時鐘并且將時鐘信號供應至電感器。電感器在開關閉合時與集成電路的時鐘系統的電容形成諧振電路，并且在開關斷開時與時鐘系統的電容斷開連接。第一高阻抗電壓源和第二高阻抗電壓源將相應第一電壓和第二電壓供應至開關，以使得為第一晶體管的第一柵極節點維持第一接近恒定超馳電壓，并且為第二晶體管的第二柵極節點維持第二接近恒定柵極超馳電壓。

在一些實施方案中，使用選擇性地將電感器耦接至時鐘系統的第一電路來實現低導通電阻。電路包括將電感器的第一端子耦接至第一電源電壓的第一晶體管和將電感器的第一端子耦接至第二電源電壓的第二晶體管。

附圖簡述

通過參看附圖，可以更好地理解本發明，并且可以使本發明的眾多目標、特征和優點對于本領域的技術人員來說顯而易見。

圖1示出根據一些實施方案的支持諧振鐘控和常規鐘控二者的雙模式鐘控系統的簡化模型。

圖2示出根據一些實施方案的示例性時鐘電壓和模式開關電流波形。

圖3示出根據一些實施方案的模式開關的簡化模型。

圖4示出根據一些實施方案的模式開關分級權衡。

圖5示出根據一些實施方案使用高阻抗電壓源驅動模式開關的柵極端子的簡化示意圖。

圖6A示出根據一些實施方案當模式開關閉合時相對于時鐘電壓的nFET和pFET柵極電壓。

圖6B示出根據一些實施方案當模式開關斷開時相對于時鐘電壓的nFET和pFET柵極電壓。

圖7示出根據一些實施方案的產生開關的柵極電壓的高阻抗電壓發生器的示例性開關電容器實現方式。

圖8示出根據一些實施方案的產生開關的柵極電壓的高阻抗電壓發生器的示例性開關電容器實現方式。

圖9示出基于模式開關的位置來實現低導通電阻的實施方案。

在不同圖中使用相同參考符號指示類似或相同項目。

實施本發明的方式

將高阻抗電壓源用于在諧振鐘控系統中使用的開關的柵極端子減小開關針對給定開關寬度的接通電阻并且在開關斷開時提供通過開關的減少的漏泄，從而提高多個頻率下的鐘控效率。

在現今大多數高性能數字電路中，由于連接至時鐘網絡的大量寄生電容，時鐘分配網絡占總功率消耗的相當大的部分。實施更節能時鐘分配的一種技術是諧振鐘控。

圖1示出根據一些實施方案的諧振時鐘系統100的簡化模型。諧振時鐘系統100可為微處理器、圖形處理器或具有時鐘系統的其它集成電路的一部分。諧振時鐘系統100的明顯特征是使用與寄生網絡電容(C)103并聯連接的電感(L)101。時鐘驅動器102的作用是只補充在由電感器101和寄生網絡103形成的LC系統的寄生電阻中損失的能量。因此，諧振時鐘依賴于有效LC諧振來獲得能量效率。對于沒有寄生電阻的理想電感器和互連件，時鐘網絡將在零能量散逸下振動。諧振鐘控在接近于諧振頻率的頻率下最有效。