[實(shí)用新型]基于神經(jīng)元MOS管的差分型雙邊沿觸發(fā)器

有效

• 申請(qǐng)?zhí)枺?/td>: 201320793759.0
• 申請(qǐng)日: 2013-12-04
• 公開（公告）號(hào): CN203632630U
• 公開（公告）日: 2014-06-04
• 發(fā)明（設(shè)計(jì)）人: 杭國(guó)強(qiáng);胡曉慧;楊旸;章丹艷;周選昌;尤肖虎
• 申請(qǐng)（專利權(quán)）人: 浙江大學(xué)城市學(xué)院
• 主分類號(hào): H03K3/012
• 分類號(hào): H03K3/012;H03K3/02
• 代理公司: 杭州九洲專利事務(wù)所有限公司 33101
• 代理人: 張羽振

技術(shù)領(lǐng)域

本實(shí)用新型涉及一種差分型雙邊沿觸發(fā)器，更具體說(shuō)，它涉及一種基于神經(jīng)元MOS管的差分型雙邊沿觸發(fā)器。

背景技術(shù)

觸發(fā)器是數(shù)字集成電路中基本的構(gòu)件，它們決定著包括功耗、延遲、面積、可靠性等電路的性能。在所有的觸發(fā)器中，差分結(jié)構(gòu)的觸發(fā)器由于具有互補(bǔ)輸出、低功耗、簡(jiǎn)單的結(jié)構(gòu)等優(yōu)點(diǎn)，因此應(yīng)用比較廣泛。差分觸發(fā)器能夠起到放大器的作用，因此它們能夠在低擺幅電壓信號(hào)下很好的工作。它們還能夠在觸發(fā)器中建立各種邏輯功能來(lái)降低測(cè)序開銷。

雙邊沿觸發(fā)器在時(shí)鐘信號(hào)上升邊沿和下降邊沿都能夠?qū)斎胄盘?hào)取樣，從而更新輸出狀態(tài)。因此，在保持原有數(shù)據(jù)處理頻率的條件下，使用雙邊沿觸發(fā)器可以使時(shí)鐘信號(hào)的頻率減半，從而減少了時(shí)鐘網(wǎng)絡(luò)的動(dòng)態(tài)功耗。但現(xiàn)有技術(shù)的雙邊沿觸發(fā)器電路結(jié)構(gòu)復(fù)雜，功耗不理想，功能不靈活。

發(fā)明內(nèi)容

本實(shí)用新型的目的是克服現(xiàn)有技術(shù)中的不足，提供一種結(jié)構(gòu)合理，功耗低，控制靈活的基于神經(jīng)元MOS管的差分型雙邊沿觸發(fā)器。

這種基于神經(jīng)元MOS管的差分型雙邊沿觸發(fā)器，包括差分結(jié)構(gòu)的主觸發(fā)器1、主觸發(fā)器2和一個(gè)差分結(jié)構(gòu)的從觸發(fā)器；所述主觸發(fā)器1由構(gòu)成差分結(jié)構(gòu)的PMOS管m3和PMOS管m4，三輸入n型浮柵MOS管m1和三輸入n型浮柵MOS管m2構(gòu)成；所述主觸發(fā)器2由構(gòu)成差分結(jié)構(gòu)的PMOS管m7和PMOS管m8，三輸入n型浮柵MOS管m5和三輸入n型浮柵MOS管m6構(gòu)成；所述從觸發(fā)器由構(gòu)成差分結(jié)構(gòu)的PMOS管m9和PMOS管m10，三輸入n型浮柵MOS管m11，三輸入n型浮柵MOS管m12，三輸入n型浮柵MOS管m13和三輸入n型浮柵MOS管m14，反相器INV1和反相器INV2構(gòu)成；

所述PMOS管m3、m4、m7、m8、m9和m10的源級(jí)接工作電壓VDD，所述三輸入n型浮柵MOS管m1、m2、m5、m6的源級(jí)和一個(gè)輸入端都接地，所述三輸入n型浮柵MOS管m11、m12、m13、m14的源級(jí)接地；

所述主觸發(fā)器1中構(gòu)成差分結(jié)構(gòu)的兩個(gè)PMOS管m3和m4的漏極分別與兩個(gè)三輸入n型浮柵MOS管m1和m2的漏極連接，并且產(chǎn)生主觸發(fā)器1的輸出和x1；所述主觸發(fā)器2中構(gòu)成差分結(jié)構(gòu)的兩個(gè)PMOS管m7和m8的漏極分別與兩個(gè)三輸入n型浮柵MOS管m5和m6的漏極連接，并且產(chǎn)生主觸發(fā)器2的輸出和x2；

所述主觸發(fā)器1的輸出x1和分別連接從觸發(fā)器中的三輸入n型浮柵MOS管m11和m14的一個(gè)輸入端，所述主觸發(fā)器2的輸出x2和分別連接從觸發(fā)器中的三輸入n型浮柵MOS管m12和m13的一個(gè)輸入端；

所述從觸發(fā)器中構(gòu)成差分結(jié)構(gòu)的兩個(gè)PMOS管m9和m10的漏極分別與兩個(gè)三輸入n型浮柵MOS管m11和m12、m13和m14的漏極連接，并通過(guò)兩個(gè)反相器INV1和INV2連接到輸出端；

在clk上升沿時(shí)，所述主觸發(fā)器1的輸出x1和通過(guò)m11和m14傳輸?shù)捷敵觯鲋饔|發(fā)器2的輸出x2和受輸入D決定；在clk下降沿時(shí)，所述主觸發(fā)器2的輸出x2和通過(guò)m12和m13傳輸?shù)捷敵?，所述主觸發(fā)器1的輸出x1和受輸入D決定。S和R分別實(shí)現(xiàn)觸發(fā)器的異步置位和異步清零功能。

本實(shí)用新型的有益效果是：電路利用了神經(jīng)元MOS管所具有的閾值易于控制這一自然屬性，無(wú)需增加特別的電路，僅需通過(guò)在n型浮柵MOS管中增加一個(gè)輸入端就可以方便的控制電路的開關(guān)。差分結(jié)構(gòu)的觸發(fā)器由于具有互補(bǔ)輸出、低功耗、簡(jiǎn)單的結(jié)構(gòu)等優(yōu)點(diǎn)，而運(yùn)用n型浮柵MOS管下拉網(wǎng)絡(luò)代替了傳統(tǒng)的差分型觸發(fā)器中的nMOS邏輯電路，簡(jiǎn)化了下拉網(wǎng)絡(luò)結(jié)構(gòu)，從而進(jìn)一步減小了電路的功耗。而通過(guò)浮柵MOS管的運(yùn)用，觸發(fā)器中的置位端和復(fù)位端可以很方便的實(shí)現(xiàn)。雙邊沿觸發(fā)器在時(shí)鐘信號(hào)上升邊沿和下降邊沿都能夠?qū)斎胄盘?hào)取樣，提高了時(shí)鐘信號(hào)的效率，減少了時(shí)鐘網(wǎng)絡(luò)的動(dòng)態(tài)功耗。異步置位和異步清零端的加入使得觸發(fā)器的功能更加靈活。

附圖說(shuō)明

圖1是n型和p型多輸入浮柵MOS管符號(hào)和電容模型；

圖2是本實(shí)用新型的電路原理圖；

圖3是本實(shí)用新型實(shí)施例的一種封裝連接電路；

圖4是在25MHz時(shí)鐘頻率下圖3所示電路的瞬態(tài)功能仿真特性圖，橫坐標(biāo)為時(shí)間，單位是ns，縱坐標(biāo)為電壓，單位是V。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型做進(jìn)一步描述。雖然本實(shí)用新型將結(jié)合較佳實(shí)施例進(jìn)行描述，但應(yīng)知道，并不表示本實(shí)用新型限制在所述實(shí)施例中。相反，本實(shí)用新型將涵蓋可包含在有附后權(quán)利要求書限定的本實(shí)用新型的范圍內(nèi)的替換物、改進(jìn)型和等同物。