[實(shí)用新型]提高發(fā)光效率的LED芯片結(jié)構(gòu)有效
| 申請?zhí)枺?/td> | 201320652417.7 | 申請日: | 2013-10-22 |
| 公開(公告)號(hào): | CN203521452U | 公開(公告)日: | 2014-04-02 |
| 發(fā)明(設(shè)計(jì))人: | 鄧群雄;郭文平;柯志杰;黃慧詩 | 申請(專利權(quán))人: | 江蘇新廣聯(lián)科技股份有限公司 |
| 主分類號(hào): | H01L33/10 | 分類號(hào): | H01L33/10 |
| 代理公司: | 無錫市大為專利商標(biāo)事務(wù)所 32104 | 代理人: | 曹祖良 |
| 地址: | 214192 江蘇省無錫*** | 國省代碼: | 江蘇;32 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 提高 發(fā)光 效率 led 芯片 結(jié)構(gòu) | ||
技術(shù)領(lǐng)域
本實(shí)用新型涉及一種LED芯片,尤其是一種提高發(fā)光效率的LED芯片結(jié)構(gòu),屬于LED芯片技術(shù)領(lǐng)域。
背景技術(shù)
在現(xiàn)行的正裝芯片工藝中,通常是采用以下兩種方式;方式一:在p-GaN上做電流阻擋層(CBL),再做電流擴(kuò)展層(TCL)以及電極;方式二:在p-GaN上做高反層(例如金屬銀等后),再做二氧化硅的電流阻擋層(CBL)、電流擴(kuò)展層以及電極。
方式一是量子阱發(fā)出的光在電流擴(kuò)展層上的電極區(qū)域吸收,導(dǎo)致LED芯片的外量子效率不高。
方式二雖可以提高一定的外量子效率,此方式缺陷有二點(diǎn);(1)此結(jié)構(gòu)通常只提升了一定的P電極外量子效率,而N電極的外量子效率沒有提升;(2)此結(jié)構(gòu)在芯片工藝上增加了反射金屬的蒸鍍工藝,成本相對增加。
發(fā)明內(nèi)容
本實(shí)用新型的目的是克服現(xiàn)有技術(shù)中存在的不足,提供一種提高發(fā)光效率的LED芯片結(jié)構(gòu),增大P電極和N電極下方對光的反射,提高外量子效率。
按照本實(shí)用新型提供的技術(shù)方案,所述提高發(fā)光效率的LED芯片結(jié)構(gòu),包括襯底,襯底上設(shè)置N型氮化鎵層,其特征是:在所述N型氮化鎵層上表面設(shè)置量子阱,在量子阱上表面設(shè)置P型氮化鎵層,在P型氮化鎵層上表面設(shè)置第一金屬膜,在第一金屬膜上表面設(shè)置P電極,在P型氮化鎵層上表面設(shè)置氧化銦錫薄膜,該氧化銦錫薄膜覆蓋P型氮化鎵層和第一金屬膜;在所述N型氮化鎵層上表面具有刻蝕形成的刻蝕區(qū)域,在刻蝕區(qū)域設(shè)置N電極,N電極的底部設(shè)置第二金屬膜,N電極與N型氮化鎵層歐姆接觸。
所述第一金屬膜與P型氮化鎵層之間非歐姆接觸。
所述第一金屬膜和第二金屬膜為鉑、銠或鋁。
本實(shí)用新型所述提高發(fā)光效率的LED芯片結(jié)構(gòu)區(qū)別于現(xiàn)有技術(shù)中在p-GaN上做電流阻擋層(CBL),再做電流擴(kuò)展層(TCL)以及電極;本實(shí)用新型的金屬薄膜通過非歐姆接觸不僅達(dá)到CBL作用,而且增大了P、N兩電極下方對光的反射,提高外量子效率;本實(shí)用新型區(qū)別于現(xiàn)有技術(shù)在p-GaN上做高反層(例如金屬銀等后),再做二氧化硅的電流阻擋層(CBL)、電流擴(kuò)展層以及電極,本實(shí)用新型可以減少現(xiàn)行生產(chǎn)工藝的工藝步驟,降低成本,且因?yàn)闇p少工藝而能減少異常,提升良率。
附圖說明
圖1為本實(shí)用新型的結(jié)構(gòu)示意圖。
具體實(shí)施方式
下面結(jié)合具體附圖對本實(shí)用新型作進(jìn)一步說明。
如圖1所示:所述提高發(fā)光效率的LED芯片結(jié)構(gòu)包括襯底1、N型氮化鎵層2、量子阱3、P型氮化鎵層4、第一金屬膜5-1、第二金屬膜5-2、P電極6、N電極7、氧化銦錫薄膜8等。
如圖1所示,本實(shí)用新型包括襯底1,襯底1上設(shè)置N型氮化鎵層2,在N型氮化鎵層2上表面設(shè)置量子阱3,在量子阱3上表面設(shè)置P型氮化鎵層4,在P型氮化鎵層4上表面設(shè)置第一金屬膜5-1,在第一金屬膜5-1上表面設(shè)置P電極6,在P型氮化鎵層4上表面設(shè)置氧化銦錫薄膜8,該氧化銦錫薄膜8覆蓋P型氮化鎵層4和第一金屬膜5-1;在所述N型氮化鎵層2上表面具有刻蝕形成的刻蝕區(qū)域,在刻蝕區(qū)域設(shè)置N電極7,N電極7的底部設(shè)置第二金屬膜5-2;
所述第一金屬膜5-1與P型氮化鎵層4之間非歐姆接觸,第二金屬膜5-2與N型氮化鎵層2是否形成歐姆接觸均可;所述第一金屬膜5-1和第二金屬膜5-2為鉑、銠或鋁等高反射率金屬。
本實(shí)用新型所述提高發(fā)光效率的LED芯片結(jié)構(gòu)采用以下制造工藝:在襯底1上依次形成N型氮化鎵層2、量子阱3和P型氮化鎵層4;通過化學(xué)刻蝕將P型氮化鎵層4刻蝕至N型氮化鎵層2,在N型氮化鎵層2的刻蝕區(qū)域蒸鍍形成第二金屬膜5-2,在P型氮化鎵層4上蒸鍍形成第一金屬膜5-1,在N型氮化鎵層2的刻蝕區(qū)域蒸鍍N電極7,N電極7與N型氮化鎵層2歐姆接觸;在P型氮化鎵層4上制作氧化銦錫薄膜8,氧化銦錫薄膜8覆蓋第一金屬膜5-1和P型氮化鎵層4。
本實(shí)用新型將傳統(tǒng)的二氧化硅電流阻擋層更改為高反射率以及不形成歐姆接觸的金屬膜,例如:鉑、銠等金屬;本實(shí)用新型利用金屬薄膜與P-GaN、N-GaN不形成歐姆接觸而使電流向氧化銦錫薄膜擴(kuò)展,使注入芯片內(nèi)部的電流更均勻,從而提高內(nèi)量子效率;又利用高反射率將傳輸?shù)絇、N電極上的光反射回芯片內(nèi)部,從而通過芯片的其它區(qū)域傳輸出芯片,提高外量子效率。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于江蘇新廣聯(lián)科技股份有限公司,未經(jīng)江蘇新廣聯(lián)科技股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201320652417.7/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





