[實用新型]GOOSE跳閘閉鎖裝置有效
| 申請號: | 201320623349.1 | 申請日: | 2013-10-10 |
| 公開(公告)號: | CN203660659U | 公開(公告)日: | 2014-06-18 |
| 發明(設計)人: | 徐成斌;羅侍田;占捷文;孔德深;王乾剛;劉輝 | 申請(專利權)人: | 長園深瑞繼保自動化有限公司 |
| 主分類號: | H02J13/00 | 分類號: | H02J13/00 |
| 代理公司: | 深圳市中知專利商標代理有限公司 44101 | 代理人: | 孫皓;林虹 |
| 地址: | 518057 廣東省深圳市*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | goose 跳閘 閉鎖 裝置 | ||
技術領域
本實用新型涉及一種電力系統,特別是一種電力系統的繼電保護裝置。
背景技術
繼電保護裝置是一種電力系統安全自動裝置,繼電保護裝置設有兩個CPU,分別是保護CPU和閉鎖CPU。分別采集電力系統運行狀態數據、運算后發出命令,保護CPU負責輸出跳閘命令,閉鎖CPU負責輸出閉鎖命令。跳閘命令負責被保護的線路跳閘,只有在閉鎖命令允許發出跳閘命令時,保護CPU才輸出跳閘命令。保護CPU輸出跳閘命令的信號是在繼電保護裝置的通信端口發出帶跳閘標志的面向通用對象的變電站事件GOOSE(Generic?Object?Oriented?Substation?Event)數據報文。
現有技術的繼電保護裝置的GOOSE數據報文發出方式有兩種,如圖1所示,一種是保護CPU發出的跳閘命令的信號和閉鎖CPU發出的閉鎖命令的信號都進入與邏輯CPU,在與邏輯CPU中被執行“與”運算,即跳閘命令和閉鎖命令同時有效的情況下,與邏輯CPU發出跳閘命令的信號的GOOSE數據報文,經過網絡控制器MAC和物理層網絡接口PHY,將GOOSE數據報文發送到電力系統的通信線路上。另一種是閉鎖CPU直接把閉鎖命令的信號送到保護CPU,由保護CPU直接把跳閘命令的信號轉換成GOOSE數據報文后發出。如果負責發送GOOSE數據報文的與邏輯CPU的系統出現錯誤,有可能誤發跳閘命令的信號的GOOSE數據報文,這就是電力系統二次設備中所不允許的“單一器件故障引發誤動”。
發明內容
本實用新型的目的是提供一種GOOSE跳閘閉鎖裝置,要解決的技術問題是避免誤發跳閘命令。
本實用新型采用以下技術方案:一種GOOSE跳閘閉鎖裝置,設有保護CPU和閉鎖CPU,保護CPU向與邏輯處理器輸出跳閘命令的信號,閉鎖CPU向與邏輯處理器輸出閉鎖命令的信號,與邏輯處理器進行與運算形成跳閘命令的GOOSE數據,所述與邏輯處理器輸出跳閘命令的GOOSE數據至現場可編程門陣列,現場可編程門陣列只有在同時接收到閉鎖CPU傳輸來的閉鎖命令的信號時,才輸出跳閘命令的GOOSE數據。
本實用新型的現場可編程門陣列經電力系統的通信線路的物理層網絡接口,向電力系統的通信線路輸出跳閘命令的GOOSE數據。
本實用新型的閉鎖CPU分別與與邏輯處理器和現場可編程門陣列采用導電線電連接。
本實用新型的導電線傳輸電平信號,0為低電平,標志不允許跳閘,1為高電平,表示允許跳閘。
本實用新型的閉鎖CPU輸出閉鎖命令至保護CPU,保護CPU輸出跳閘命令至與邏輯處理器,與邏輯處理器將跳閘命令和閉鎖CPU發送來的閉鎖命令進行與運算后,形成跳閘命令的GOOSE數據包。
本發明與現有技術相比,設置FPGA,接收與邏輯處理器輸出的跳閘命令的GOOSE數據,把閉鎖CPU發出的閉鎖命令的信號引入到FPGA中,如果FPGA同時接收到了跳閘命令的GOOSE數據和閉鎖CPU發送來的閉鎖命令,跳閘命令的信號有效,把跳閘命令的GOOSE數據報文發送到電力系統的通信線路上,如果僅接收到跳閘命令的GOOSE數據,沒有接收到了閉鎖CPU發送來的閉鎖命令,跳閘命令無效,則截住該報文,避免發出錯誤報文。
附圖說明
圖1是現有技術的GOOSE跳閘閉鎖裝置的結構示意圖。
圖2是本實用新型的GOOSE跳閘閉鎖裝置的結構示意圖。
具體實施方式
下面結合附圖和實施例對本實用新型作進一步詳細說明。如圖2所示,本實用新型的GOOSE跳閘閉鎖裝置,設有順序連接的與邏輯處理器、現場可編程門陣列FPGA和電力系統的通信線路的物理層網絡接口PHY。保護CPU向與邏輯處理器輸出跳閘命令的信號,閉鎖CPU同時向與邏輯處理器和FPGA輸出閉鎖命令的信號。
保護CPU采集電力系統運行狀態數據,執行保護邏輯運算,決定是否發出跳閘命令以及發出何種跳閘命令后,向與邏輯處理器輸出跳閘命令的信號。
閉鎖CPU采集電力系統運行狀態數據,執行閉鎖邏輯運算,判斷電力系統是否存在異常,若存在異常,分別向與邏輯處理器和FPGA輸出閉鎖命令的信號(出口開放信號),閉鎖CPU分別與邏輯處理器和FPGA采用現有技術的普通導電線電連接,即閉鎖命令的信號線采用導電線,傳輸電平信號,0為低電平,標志不允許跳閘出口,1為高電平,表示允許跳閘出口。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于長園深瑞繼保自動化有限公司,未經長園深瑞繼保自動化有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201320623349.1/2.html,轉載請聲明來源鉆瓜專利網。





