[實用新型]電荷流元件、電荷留置電路和集成電路芯片

有效

• 申請號: 201320428471.3
• 申請日: 2013-07-16
• 公開（公告）號: CN203444766U
• 公開（公告）日: 2014-02-19
• 發明（設計）人: F·瑪里內特;P·福爾納拉
• 申請（專利權）人: 意法半導體(魯塞)公司
• 主分類號: G11C16/06
• 分類號: G11C16/06
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;張寧

技術領域

本公開內容總體涉及電子電路，并且具體地涉及實現可控地保持電荷以用于時間測量的電路的形成。它更具體地涉及電荷流元件的形成。?

背景技術

在許多應用中，希望具有代表在兩個事件之間流逝的時間的信息，它是準確或者近似測量。應用示例涉及尤其對媒體的訪問權限的時間管理。?

獲得這樣的代表流逝時間的信息常規地需要例如借助電池供電的電子電路的時間測量以免在不使用電路時丟失信息變化。?

將希望具有即使在未向電子測量電路供電時仍然工作的時間測量。?

例如已經在第8,331,203號號美國專利中提供一種電子器件，其中通過測量具有電極的電容存儲元件的電荷來確定在兩個事件之間流逝的時間，該電極連接到電容電荷流元件的電極，該電容電荷流元件在它的電介質空間中具有泄漏。在向器件供電時對存儲元件充電，并且在再次向器件供電時測量存儲元件在功率供應中斷之后的殘留電荷。這一殘留電荷視為代表在器件的兩次功率供應之間流逝的時間段。?

電荷流元件在它的電介質空間中包括更小厚度的區域，該區域能夠通過隧道效應讓電荷泄漏。存儲元件放電速度依賴于流元件的泄漏區域的尺度。具體而言，存儲元件放電速度在泄漏元件的厚度減少時和/或在泄漏區域的表面(在俯視圖中)增加時增加。?

缺點在于在實踐中泄漏區域的尺寸設定強依賴于考慮的技術?制造過程。實際上，一般向包括其它部件、例如存儲器、邏輯塊等的芯片集成電荷留置電路。為了避免增加芯片制造成本，希望形成電荷留置電路而相對于其它部件的制造步驟無附加制造步驟。在某些新近技術過程中，可用于形成流元件的泄漏區域的電介質層太薄而即使在泄漏區域的表面積減少至最小時仍然無法實現存儲元件的緩慢放電。作為結果，時間測量僅可以在很短時間期間在不存在功率供應時工作、無法適應多數應用。?

實用新型內容

因此，一個實施例提供一種至少部分克服已知電荷流元件的缺點中的一些缺點的電荷流元件。?

另一實施例提供一種可被控制用于時間測量的電荷留置電路。?

因此，一個實施例提供一種電荷流元件，該電荷流元件包括在絕緣支撐物上的第一電極、電介質層和第二電極的堆疊，該電介質層具有能夠通過隧道效應讓電荷流動的至少一個部分，其中電極中的至少一個電極由未摻雜多晶硅制成。?

根據一個實施例，電極之一由重摻雜多晶硅制成。?

根據一個實施例，兩個電極由未摻雜多晶硅制成。?

根據一個實施例，電介質層包括氧化物-氮化物-氧化物堆疊，上述部分由氧化硅制成。?

根據一個實施例，電荷流元件具有在兩個電極之間的范圍在1*10^-15與10*10^-15法拉之間的電容。?

另一實施例提供一種用于時間測量的電荷留置電路，該電荷留置電路包括連接到上述類型的電荷流元件的電容電荷存儲元件。?

根據一個實施例，電容電荷存儲元件具有范圍在10^-12與100*10^-12法拉之間的電容。?

根據一個實施例，該電荷留置電路還包括連接到與存儲元件和流元件共同的浮置節點的電容初始化元件。?

根據一個實施例，電容初始化元件具有范圍在10*10^-15與?100*10^-15法拉之間的電容。?

另一實施例提供一種在半導體襯底以內和上面形成的集成電路芯片，該集成電路芯片包括非易失性存儲器單元、邏輯塊和上述類型的電荷留置電路，該邏輯塊包括MOS晶體管。?

通過使用根據本實用新型的實施例，可以獲得克服已知電荷流元件的缺點中的一些缺點的有益效果。?

附圖說明

將結合附圖在具體實施例的以下非限制描述中具體討論前述以及其它特征和優點。?

圖1是能夠可控地保持電荷用于時間測量的電路的示例的電路圖；?

圖2是示出電荷流元件的示例的截面；?

圖3A至圖3H是示出用于制造電荷流元件的一個實施例的方法的步驟的截面圖；?

圖4是示出圖3H的電荷流元件的一個備選實施例的截面圖；并且?

圖5是示出圖3H的電荷流元件的另一備選實施例的截面圖。?

具體實施方式