[實用新型]一種脈寬調制信號接收電路

有效

• 申請號: 201320423697.4
• 申請日: 2013-07-16
• 公開（公告）號: CN203491999U
• 公開（公告）日: 2014-03-19
• 發明（設計）人: 申向順;李波;李衛斌;王紅麗;姜恩春
• 申請（專利權）人: 陜西北斗恒通信息科技有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及混合信號集成電路技術領域，具體涉及一種脈寬調制信號接收電路。?

背景技術

隨著集成電路技術的發展，對芯片間通信的高速接口提出了越來越高的要求，需要實現通信的接口電路盡量管腳數量少、結構簡單、面積小和功耗低。常見的芯片間通信有SPI和I²C接口電路，但是它們所需管腳數量多、結構復雜、面積大并且功耗高。?

發明內容

本實用新型為了解決現有技術的不足，提出了一種脈寬調制信號接收電路，可實現芯片間的高速通信，并且所需管腳數量少、結構簡單、面積小和功耗低。?

本實用新型技術方案是：一種脈寬調制信號接收電路，包括譯碼電路，以及用于接收脈寬信號并產生控制譯碼電路工作信號的脈寬信號接收及控制電路；所述譯碼電路將接收到的脈寬信號轉換為數字信號輸出。?

所述脈寬信號接收及控制電路包括：第一D觸發器、第二D觸發器、第三D觸發器、第四D觸發器、第五D觸發器、第六D觸發器、第七D觸發器、第八D觸發器、第九D觸發器、第一與門、第一或門、第一或非門和第二或非門。?

其中第一D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK，第一D觸發器的數據輸入端連接至脈寬信號輸入端PWM，第一D觸發器的正向輸出端連接至第二D觸發器的數據輸入端；?

第二D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK，第二D觸發器的數據輸入端連接至第一D觸發器的正向輸出端，第二D觸發器的正向輸出端連接至第三D觸發器的數據輸入端；?

第三D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK，第三D觸發器的數據輸入端連接至第二D觸發器的正向輸出端，第三D觸發器的正向輸出端連接至第四D觸發器的數據輸入端，第三D觸發器的反向輸出端連接至第一或門的一個輸入端和第一或非門的一個輸入端；?

第四D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK，第四D觸發器的數據輸入端連接至第三D觸發器的正向輸出端；第四D觸發器的正向輸出端連接至第五D觸發器的數據輸入端；?

第五D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK，第五D觸發器的數據輸入端連?接至第四D觸發器的正向輸出端；第五D觸發器的正向輸出端連接至第六D觸發器的數據輸入端；?

第六D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK，第六D觸發器的數據輸入端連接至第五D觸發器的正向輸出端，第六D觸發器的正向輸出端連接至第七D觸發器的數據輸入端、第一或門的一個輸入端和第二或非門的一個輸入端；?

第七D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK，第七D觸發器的數據輸入端連接至第六D觸發器的正向輸出端、第一或門的一個輸入端和和第二或非門的一個輸入端；第七D觸發器的正向輸出端連接至第八D觸發器的數據輸入端；?

第八D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK，第八D觸發器的數據輸入端連接至第七觸發器的正向輸出端；第八D觸發器的正向輸出端連接至第九D觸發器的數據輸入端；?

第九D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK，第九D觸發器的數據輸入端連接至第八D觸發器的正向輸出端；第九D觸發器的反向輸出端連接至第一或非門的一個輸入端和第二或非門的一個輸入端；?

第一與門的一個輸入端連接至時鐘信號輸入端CLK，第一與門的另一個輸入端連接至第一或非門的輸出端LOG3，第一與門的輸出端連接至控制信號端LOG1_CLK；?

第一或門的一個輸入端連接至第三D觸發器的反向輸出端及第一或非門的一個輸入端，第一或門的另一個輸入端連接至第六D觸發器的數據輸出端、第七D觸發器的數據輸入端和第二或非門的一個輸入端，第一或門的輸出端連接至控制信號端LOG2；?

第一或非門的一個輸入端連接至第三D觸發器的反向輸出端及第一或門的一個輸入端，第一或非門的另一個輸入端連接至第九D觸發器的反向輸出端及第二或非門的一個輸入端，第一或非門的輸出端連接至控制信號端LOG3；?

第二或非門的一個輸入端連接至第六D觸發器的正向輸出端、第七D觸發器的數據輸入端和第一或門的一個輸入端，第二或非門的另一個輸入端連接至第九D觸發器的反向輸出端及第一或非門的一個輸入端，第二或非門的輸出端連接至控制信號端LOG4；?