[實用新型]高速失調補償動態比較器

有效

• 申請號: 201320419178.0
• 申請日: 2013-07-15
• 公開（公告）號: CN203377849U
• 公開（公告）日: 2014-01-01
• 發明（設計）人: 戴強;周啟才;陳珍海;吳俊;季惠才;于宗光
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: H03K5/22
• 分類號: H03K5/22;H03M1/12
• 代理公司: 無錫市大為專利商標事務所 32104
• 代理人: 曹祖良

技術領域

本實用新型涉及一種比較器電路，尤其是一種高速失調補償動態比較器，具體地說是一種運用于高速高精度流水線模數轉換器的高速失調補償動態比較器，屬于比較器電路的技術領域。

背景技術

隨著數字信號處理技術的不斷發展，電子系統的數字化和集成化是必然趨勢。然而現實中的信號大都是連續變化的模擬量，需經過模數轉換（Analog?to?Digital?Converter，ADC）變成數字信號方可輸入到數字系統中進行處理和控制，因而模數轉換器在未來的數字系統設計中是不可或缺的組成部分。在寬帶通信、數字高清電視和雷達等應用領域，系統要求模數轉換器同時具有非常高的采樣速率和分辨率。這些應用領域的便攜式終端產品對于模數轉換器的要求不僅要高采樣速率和高分辨率，其功耗還應該最小化。

目前，能夠同時實現高采樣速率和高分辨率的模數轉換器結構為流水線結構模數轉換器。流水線結構是一種多級的轉換結構，每一級使用低精度的基本結構的模數轉換器，輸入信號經過逐級的處理，最后由每級的結果組合生成高精度的輸出。流水線結構模數轉換器的基本思想就是把總體上要求的轉換精度平均分配到每一級，每一級的轉換結果合并在一起可以得到最終的轉換結果。由于流水線結構模數轉換器可以在速度、功耗和芯片面積上實現最好的折中，因此在實現較高精度的模數轉換時仍然能保持較高的速度和較低的功耗。

流水線這種多級結構是由每級進行量化輸出、輸入信號（或前級余量輸出）與本級子DAC（Digital?to?Analog?Converter）量化值作差得余量值和對余量值進行放大的步驟來完成，這就決定了每級子ADC的誤差對最終量化輸出的影響逐級遞減的特性，因此對于高速高精度的流水線模數轉換器而言，第一級的性能要求隨著精度的增加而越來越高，所以學術界提出了各種方法來降低每一子ADC的誤差（尤其是第一級），如①、電阻網絡隨機抖動技術：在產生比較器參考比較電壓的電阻網絡中引入隨機分量，使得每個比較器的參考電壓由原來的+REF/-REF變為+REF+ΔV和-REF-ΔV（這里的ΔV可以是負值）。通過合理的設置ΔV的值使得由此引入的判別誤差可以通過子ADC的冗余位疊加而消除，而不需要額外的數字電路來進行抵消；②、子DAC隨機抖動技術的原理是在子DAC輸出的模擬余量信號Vres上疊加了一個隨機的ΔV，然后Vres+ΔV一起經過放大器放大后輸出給后級的子ADC級進行處理。然后通過在數字電路中減去相應的數字碼來還原正確的數字輸出；③、消除各級比較器的輸入失調電壓，避免量化誤碼。

在模數轉換器的各子級流水線電路中均會使用大量的高速動態比較器電路，高速動態比較器的量化速度和精度對流水線模數轉換器的速度和精度有直接影響。因此，為保證模數轉換器中比較器的量化速度和精度，有必要提供一種能補償失調的高速動態比較器電路。

發明內容

本實用新型的目的是克服現有技術中存在的不足，提供一種高速失調補償動態比較器，其結構簡單緊湊，量化速度快，精度高，適應范圍廣，安全可靠。

按照本實用新型提供的技術方案，所述高速失調補償動態比較器，包括用于對待轉換信號及參考電壓信號進行采樣的共模不敏感開關采樣網絡，共模不敏感開關采樣網絡的輸出端與鎖存比較器的輸入端連接，以將輸出的差分信號輸入至鎖存比較器內；鎖存比較器的輸出端通過失調補償環路反饋連接到所述鎖存比較器的輸入端，失調補償環路將補償電壓反饋到鎖存比較器，以消除鎖存比較器的失調。

所述鎖存比較器包括前置差分運算放大器、交叉鎖存比較器及輸出驅動電路，前置差分運算放大器的輸出端與交叉鎖存比較器的輸入端連接，交叉鎖存比較器的差分輸出端連接到輸出驅動電路。

所述前置差分運算放大器包括第一MOS管、第二MOS管、第三MOS管、第四MOS管及第五MOS管；第一MOS管的柵極端與共模不敏感開關采樣網絡的第一差分輸出端連接，第二MOS管的柵極端與共模不敏感開關采樣網絡的第二差分輸出端連接；第一MOS管的源極端及第二MOS管的源極端與第五MOS管的漏極端連接，第五MOS管的源極端接地，第五MOS管的柵極端與偏置電源V_bias連接；第一MOS管的漏極端與第三MOS管的漏極端及第三MOS管的柵極端連接，并形成第一負差分輸出端，第三MOS管的源極端接電源VC；第二MOS管的漏極端與第四MOS管的柵極端連接，并形成第一正差分輸出端，第四MOS管的源極端連接電源VC；第一負差分輸出端、第一正差分輸出端與交叉鎖存比較器的輸入端連接。