[實用新型]全數字開關磁阻電機調速控制器

有效

• 申請號: 201320156002.0
• 申請日: 2013-04-01
• 公開（公告）號: CN203151413U
• 公開（公告）日: 2013-08-21
• 發明（設計）人: 莫曉暉
• 申請（專利權）人: 金陵科技學院
• 主分類號: H02P6/08
• 分類號: H02P6/08
• 代理公司: 南京知識律師事務所 32207
• 代理人: 汪旭東

1.一種全數字開關磁阻電機調速控制器，包括DSP與FPGA、開關磁阻電機、位置檢測電路、電流檢測調理電路、驅動隔離電路、功率變換電路、保護電路、電源管理電路，其特征是：DSP與FPGA相連接，FPGA的輸出端與驅動隔離電路連接，驅動隔離電路的輸出接功率變換電路，功率變換電路的輸出接開關磁阻電機，開關磁阻電機的輸出分別連接位置檢測電路、保護電路和電流檢測調理電路，位置檢測電路和保護電路的輸出分別與FPGA連接，電流檢測調理的輸出與DSP控制器連接，電源管理電路分別與DSP、FPGA、功率變換電路連接；其中：位置檢測電路用于檢測開關磁阻電機的轉子位置，保護電路用于從開關磁阻電機取樣電壓電流溫度信號，電流檢測調理電路用于檢測開關磁阻電機的三相電流，電源管理電路用于提供DSP、FPGA、功率變換電路的電源。

2.根據權利要求1所述的全數字開關磁阻電機調速控制器，其特征在于，所述的DSP采用的芯片的型號為TMS320F2812。

3.根據權利要求1所述的全數字開關磁阻電機調速控制器，其特征在于，所述的FPGA采用的芯片的型號為EP1C3。

4.?根據權利要求1所述的全數字開關磁阻電機調速控制器，其特征在于：DSP與FPGA之間設置了三態緩沖芯片，所述三態緩沖芯片包括A端口、B端口以及使能信號輸入端?和方向選擇信號輸入端，A端口和B端口分別通過16位數據總線和FPGA的數據端口DATA[15:0]與DSP的數據端口XD[15:0]交互數據，DSP的和信號端口分別通過控制三態緩沖芯片的和實現對數據傳輸的方向控制；FPGA的地址端口A[3:0]通過地址總線接收DSP的地址端口XA[3:0]的輸出信號；DSP的時鐘信號輸出端XCLKOUT輸出經小電阻（R）阻抗匹配后的信號到FPGA的時鐘信號輸入端CLK作為FPGA的讀寫邏輯時鐘基準，保證DSP與FPGA之間數據傳輸同步性；FPGA的INT1端口向DSP的XINT1端口發中斷請求信號，通知DSP接收數據。

5.?根據權利要求4所述的全數字開關磁阻電機調速控制器，其特征在于：所述三態緩沖芯片的型號為74LVTH16245。