[實用新型]一種用于變電站監測的智能組件

有效

• 申請號: 201320142226.6
• 申請日: 2013-03-26
• 公開（公告）號: CN203193386U
• 公開（公告）日: 2013-09-11
• 發明（設計）人: 張偉;李潔;周靜;鞠荏;吳以岷;朱海梅;劉巖;孫偉華;顧東壕;陳耀平
• 申請（專利權）人: 國家電網公司;上海市電力公司
• 主分類號: H02J13/00
• 分類號: H02J13/00
• 代理公司: 上海兆豐知識產權代理事務所(有限合伙) 31241
• 代理人: 章蔚強

技術領域

本實用新型涉及變電站監測領域，尤其涉及一種用于變電站監測的智能組件。

背景技術

智能變電站是伴隨智能電網的概念而出現的，是建設堅強智能電網的重要基礎和支撐。目前，對變電站中各設備的監測主要通過智能組件實現。智能組件定義如下：由若干智能電子設備（IED）組合，承擔宿主設備的測量、控制和監測等基本功能，各個智能電子設備分別承擔不同的功能。

但是，目前智能組件因其內部智能電子設備性能不夠以及多個智能電子設備相互干擾的原因，在實現監測時存在重復采集、集成度不高、準確率低、實時性低下、采集信息不全面并且效率低下等缺點。

發明內容

本實用新型的目的在于克服現有技術的缺陷而提供一種用于變電站監測的智能組件，通過上下關系的構造實現高度集成，能全面采集各種信息并且不相互干擾，并且能快速、準確且實時地實現對變電站內各設備的監測。

實現上述目的的技術方案是：

一種用于變電站監測的智能組件，包括第一智能電子設備以及分別連接該第一智能電子設備的若干第二智能電子設備，

所述第一智能電子設備包括第一FPGA（Field－Programmable?Gate?Array，現場可編程門陣列）、第一CPU（中央處理器）、第一RAM（random?access?memory，隨機存儲器）和第一電源，其中：

所述第一FPGA、第一CPU和第一RAM依次連接；

所述第一電源分別連接所述第一FPGA和第一CPU；

所述每個第二智能電子設備均包括傳感器、濾波器、A/D（模/數）轉換器、DSP（Digital?Signal?Processing，數字信號處理器）、第二CPU、第二電源和第二RAM，其中：

所述傳感器、濾波器、A/D轉換器、DSP和第二CPU依次連接；

所述第二電源分別連接所述A/D轉換器、DSP和第二CPU；

所述第二RAM連接所述第二CPU；

所述各個第二CPU分別連接所述第一FPGA。

在上述的用于變電站監測的智能組件中，所述第二智能電子設備還包括第二FPGA和RS232接口，其中：

所述第二FPGA分別連接所述DSP和第二CPU；

所述RS232接口連接所述第二CPU。

本實用新型的有益效果是：本實用新型通過構造第一智能電子設備和多個第二智能電子設備之間的上下級關系，實現高度集成，從而全面采集各種信息并且不相互干擾；同時，本實用新型能快速、實時地對各種信息進行處理，得到準確的處理結果，從而有效實現對變電站內各設備的監測，滿足國家智能變電站建設的要求。

附圖說明

圖1是本實用新型的用于變電站監測的智能組件的結構示意圖；

圖2是本實用新型中第一智能電子設備的結構示意圖；

圖3是本實用新型中第二智能電子設備的結構示意圖。

具體實施方式

下面將結合附圖對本實用新型作進一步說明。

請參閱圖1、圖2和圖3，本實用新型的用于變電站監測的智能組件，包括第一智能電子設備1以及分別連接該第一智能電子設備1的若干第二智能電子設備2，各第二智能電子設備2分別連接變電站內的電子設備300，針對電子設備300的各參數進行采集和處理；第一智能電子設備1連接上位機400；其中：

每個第二智能電子設備2均包括傳感器21、濾波器22、A/D轉換器23、DSP24、第二CPU25、第二電源26和第二RAM27，其中：

傳感器21的輸入端連接電子設備300，用于采集表示電子設備300的一項參數的模擬信號；

傳感器21的輸出端、濾波器22、A/D轉換器23、DSP24和第二CPU25依次連接；濾波器22將模擬信號濾波；A/D轉換器23將濾波后的模擬信號轉化成數字信號；DSP24對數字信號進行處理并將結果傳給第二CPU25；

第二電源26分別連接A/D轉換器23、DSP24和第二CPU25，用于供電；

第二RAM27連接第二CPU25，用于存儲數據；

第一智能電子設備1包括第一FPGA11、第一CPU12、第一RAM13和第一電源14，其中：

第一FPGA11、第一CPU12和第一RAM13依次連接；

第一電源14分別連接第一FPGA11和第一CPU12，用于供電；