[實(shí)用新型]存儲(chǔ)器陣列結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201320138489.X
• 申請(qǐng)日: 2013-03-25
• 公開（公告）號(hào): CN203150139U
• 公開（公告）日: 2013-08-21
• 發(fā)明（設(shè)計(jì)）人: 俞冰;亞歷山大;郝福亨
• 申請(qǐng)（專利權(quán)）人: 西安華芯半導(dǎo)體有限公司
• 主分類號(hào): G11C7/18
• 分類號(hào): G11C7/18
• 代理公司: 西安西交通盛知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 61217
• 代理人: 田洲

1.一種存儲(chǔ)器陣列結(jié)構(gòu)，其特征在于，包括依次排列的第一邊界存儲(chǔ)陣列模塊（10）、第二邊界存儲(chǔ)陣列模塊（12）、若干中間存儲(chǔ)陣列模塊、第三邊界存儲(chǔ)陣列模塊（18）和第四邊界存儲(chǔ)陣列模塊（20）；第一邊界存儲(chǔ)陣列模塊（10）和第二邊界存儲(chǔ)陣列模塊（12）之間設(shè)置第一邊界靈敏放大器陣列（11），第三邊界存儲(chǔ)陣列模塊（18）和第四邊界存儲(chǔ)陣列模塊（20）之間設(shè)置第二邊界靈敏放大器陣列（19）；第一邊界存儲(chǔ)陣列模塊（10）、第二邊界存儲(chǔ)陣列模塊（12）、第三邊界存儲(chǔ)陣列模塊（18）和第四邊界存儲(chǔ)陣列模塊（20）的寬度和存儲(chǔ)單元個(gè)數(shù)相同，均為所述中間存儲(chǔ)陣列模塊一半；第二邊界存儲(chǔ)陣列模塊（12）與相鄰的中間存儲(chǔ)陣列模塊之間設(shè)有第一中間靈敏放大器陣列（13）；第三邊界存儲(chǔ)陣列模塊（18）與相鄰的中間存儲(chǔ)陣列模塊之間設(shè)有第二中間靈敏放大器陣列（17）；第一邊界靈敏放大器陣列（11）中的每一個(gè)靈敏放大器，一端連接第一邊界存儲(chǔ)陣列模塊（10）中對(duì)應(yīng)的一個(gè)偶數(shù)位線，另一端連接第二邊界存儲(chǔ)陣列模塊（12）中對(duì)應(yīng)的一個(gè)奇數(shù)位線；第一邊界存儲(chǔ)陣列模塊（10）的若干奇數(shù)位線通過若干第一MOS管錯(cuò)位連接第二邊界存儲(chǔ)陣列模塊（12）中對(duì)應(yīng)的偶數(shù)位線；第二邊界靈敏放大器陣列（19）中的每一個(gè)靈敏放大器，一端連接第三邊界存儲(chǔ)陣列模塊（18）中對(duì)應(yīng)的一個(gè)偶數(shù)位線，另一端連接第四邊界存儲(chǔ)陣列模塊（20）中對(duì)應(yīng)的一個(gè)奇數(shù)位線；第三邊界存儲(chǔ)陣列模塊（18）的若干奇數(shù)位線通過第二MOS管錯(cuò)位連接第四邊界存儲(chǔ)陣列模塊（20）中對(duì)應(yīng)的偶數(shù)位線。

2.根據(jù)權(quán)利要求1所述的一種存儲(chǔ)器陣列結(jié)構(gòu)，其特征在于，第一邊界存儲(chǔ)陣列模塊（10）的奇數(shù)位線和錯(cuò)位的第二邊界存儲(chǔ)陣列模塊（12）的偶數(shù)位線連接第一MOS管的源極和漏極，第一MOS管的柵極連接控制線（BL_sw）；第一MOS管為NMOS管或PMOS管。

3.根據(jù)權(quán)利要求2所述的一種存儲(chǔ)器陣列結(jié)構(gòu)，其特征在于，第一中間靈敏放大器陣列（13）工作時(shí)，第一MOS管導(dǎo)通。

4.根據(jù)權(quán)利要求1所述的一種存儲(chǔ)器陣列結(jié)構(gòu)，其特征在于，第三邊界存儲(chǔ)陣列模塊（18）的奇數(shù)位線和錯(cuò)位的第四邊界存儲(chǔ)陣列模塊（20）的偶數(shù)位線連接第二MOS管的源極和漏極，第二MOS管的柵極連接控制線（BL_sw）；第二MOS管為NMOS管或PMOS管。

5.根據(jù)權(quán)利要求4所述的一種存儲(chǔ)器陣列結(jié)構(gòu)，其特征在于，第二中間靈敏放大器陣列（18）工作時(shí)，第二MOS管導(dǎo)通。