[實(shí)用新型]集成電路芯片內(nèi)模塊間單線總線數(shù)據(jù)傳輸電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201320122732.9
• 申請(qǐng)日: 2013-03-18
• 公開(kāi)（公告）號(hào): CN203149574U
• 公開(kāi)（公告）日: 2013-08-21
• 發(fā)明（設(shè)計(jì)）人: 左豐國(guó)
• 申請(qǐng)（專(zhuān)利權(quán)）人: 西安華芯半導(dǎo)體有限公司
• 主分類(lèi)號(hào): G06F17/50
• 分類(lèi)號(hào): G06F17/50
• 代理公司: 西安智邦專(zhuān)利商標(biāo)代理有限公司 61211
• 代理人: 倪金榮

技術(shù)領(lǐng)域

本實(shí)用新型涉及集成電路芯片領(lǐng)域，具體涉及集成電路芯片內(nèi)模塊間單線總線數(shù)據(jù)傳輸電路。

背景技術(shù)

在集成電路的后端版圖設(shè)計(jì)中，布線資源極其重要和有限，少的走線意味著設(shè)計(jì)的靈活性和低人力物力成本。現(xiàn)有集成電路的芯片內(nèi)各個(gè)模塊間的數(shù)據(jù)傳輸是通過(guò)多線總線傳輸實(shí)現(xiàn)的，多線傳輸必然會(huì)造成布線資源增多，設(shè)計(jì)的靈活性差，增加了人力物力成本。

發(fā)明內(nèi)容

本實(shí)用新型的目的在于：提供一種用最少的布線資源實(shí)現(xiàn)集成電路芯片內(nèi)部電路模塊之間的數(shù)據(jù)傳輸?shù)碾娐罚鉀Q現(xiàn)有集成電路的芯片內(nèi)各個(gè)模塊間通過(guò)多線總線進(jìn)行數(shù)據(jù)傳輸造成布線資源增多，設(shè)計(jì)的靈活性差，增加人力物力成本的問(wèn)題。

本實(shí)用新型的技術(shù)解決方案是：

集成電路芯片內(nèi)模塊間單線總線數(shù)據(jù)傳輸電路，包括發(fā)送端數(shù)據(jù)緩存單元和接收端數(shù)據(jù)緩存單元，其特殊之處在于，該電路還包括霍夫曼編碼器和發(fā)送寄存器、采集寄存器和霍夫曼解碼器；

所述霍夫曼編碼器的輸入端與發(fā)送端數(shù)據(jù)緩存單元連接，霍夫曼編碼器的輸出端與發(fā)送寄存器的輸入端連接；所述霍夫曼解碼器的輸出端與接收端數(shù)據(jù)緩存單元連接，霍夫曼解碼器的輸入端與采集寄存器的輸出端連接，所述發(fā)送寄存器和采集寄存器之間通過(guò)單線總線進(jìn)行連接。

上述單線總線的輸出端連接一個(gè)或并聯(lián)有多個(gè)采集寄存器。

上述霍夫曼編碼器和/或發(fā)送寄存器設(shè)置在發(fā)送端數(shù)據(jù)緩存單元所在的模塊內(nèi)。

上述采集寄存器和/或霍夫曼解碼器設(shè)置在接收端數(shù)據(jù)緩存單元所在的模塊內(nèi)。

本實(shí)用新型的優(yōu)點(diǎn)在于：

1、單線總線占用最少的布線資源；

2、傳輸方式靈活，可以隨時(shí)發(fā)送和接收數(shù)據(jù)；例如，發(fā)送端的待發(fā)數(shù)據(jù)可以采取循環(huán)滾動(dòng)或者多次重復(fù)等方式進(jìn)行發(fā)送，接收端可以隨時(shí)獲取單線總線上的信息；

3、傳輸協(xié)議簡(jiǎn)單，無(wú)需復(fù)雜的幀結(jié)構(gòu)和打包設(shè)計(jì)，電路結(jié)構(gòu)簡(jiǎn)單易實(shí)現(xiàn)，硬件無(wú)特殊要求。

附圖說(shuō)明

圖1為本實(shí)用新型電路結(jié)構(gòu)圖。

具體實(shí)施方式

集成電路芯片內(nèi)模塊間單線總線數(shù)據(jù)傳輸方法，包括以下步驟：

（1）將芯片上模塊內(nèi)的待發(fā)送數(shù)據(jù)（一般存儲(chǔ)在模塊內(nèi)的數(shù)據(jù)緩存單元data?fifo內(nèi)）進(jìn)行霍夫曼編碼，霍夫曼編碼由霍夫曼編碼器（huffman?encoder）實(shí)現(xiàn)，將編碼好的數(shù)據(jù)存儲(chǔ)在發(fā)送寄存器（tDFF）；

（2）發(fā)送寄存器（tDFF）中存儲(chǔ)的數(shù)據(jù)通過(guò)單線總線以比特流（bit-stream）的方式發(fā)送至待接收數(shù)據(jù)的模塊內(nèi)的采集寄存器（rDFF）內(nèi)，比特流中有霍夫曼編碼的特征，霍夫曼解碼器（huffman?decoder）對(duì)接收到的數(shù)據(jù)進(jìn)行霍夫曼解碼，根據(jù)霍夫曼編碼的特征，由霍夫曼解碼器判定數(shù)據(jù)的起始或結(jié)束位置以及比特流的數(shù)據(jù)內(nèi)容，提取有效數(shù)據(jù)后存儲(chǔ)于待接收數(shù)據(jù)的模塊內(nèi)的數(shù)據(jù)緩存單元data?fifo。

同一個(gè)發(fā)送寄存器發(fā)送的數(shù)據(jù)可以被傳送至一個(gè)或多個(gè)連在同一單線總線上的采集寄存器，保證發(fā)送寄存器的時(shí)鐘頻率等于每一個(gè)采集寄存器的時(shí)鐘頻率。

集成電路芯片內(nèi)模塊間單線總線數(shù)據(jù)傳輸電路，包括發(fā)送端數(shù)據(jù)緩存單元和接收端數(shù)據(jù)緩存單元，還包括設(shè)置在發(fā)送端數(shù)據(jù)緩存單元所在模塊內(nèi)的霍夫曼編碼器和發(fā)送寄存器，以及設(shè)置在接收端數(shù)據(jù)緩存單元所在模塊內(nèi)的采集寄存器和霍夫曼解碼器；

霍夫曼編碼器的輸入端與發(fā)送端數(shù)據(jù)緩存單元連接，發(fā)送寄存器的輸入端與霍夫曼編碼器的輸出端連接；所述霍夫曼解碼器的輸出端與接收端數(shù)據(jù)緩存單元連接，采集寄存器的輸出端與霍夫曼解碼器的輸入端連接，所述發(fā)送寄存器和采集寄存器之間通過(guò)單線總線進(jìn)行連接。

單線總線的輸出端可以連接一個(gè)或并聯(lián)多個(gè)采集寄存器，保證單線總線的各個(gè)輸出端的時(shí)鐘頻率等于輸入端的時(shí)鐘頻率。

本實(shí)用新型的結(jié)構(gòu)可以應(yīng)用到各種集成電路芯片上電路模塊間數(shù)據(jù)傳輸。