[實用新型]網絡廣播終端核心板

有效

• 申請號: 201320086319.1
• 申請日: 2013-02-26
• 公開（公告）號: CN203119889U
• 公開（公告）日: 2013-08-07
• 發明（設計）人: 李興松;崔韌;邱曉健
• 申請（專利權）人: 南昌航天互聯通信科技有限公司
• 主分類號: H04B1/38
• 分類號: H04B1/38
• 代理公司: 南昌佳誠專利事務所 36117
• 代理人: 文珊

技術領域

本實用新型涉及一種嵌入式核心板，尤其涉及一種多類型網絡廣播終端通用的多用途核心板，屬于公共廣播系統網絡廣播技術領域。

背景技術

?公共廣播系統的產品開發在很長一段時間上通常采用獨立模件開發模式，即針對不同的應用需求單獨進行硬件開發。實際開發過程中所用到的很多硬件電路都是相同或相似的，但是由于無法像軟件一樣模塊化的調用，從而導致重復開發，延長研發周期；同時由于高速信號和低速混雜，增加了出錯概率，增加了板載電路的不穩定因素，也導致PCB布線和制造成本的提高。

目前國內外已經有一些廠家采用了分離核心處理控制部分設計成嵌入式核心板，但是大多都針對的是消費電子領域或者其他工業控制領域，即便有共廣行業內廠家采用這種架構也由于采用的微控制器（單片機、RAM7等）速度低，外設資源少、接口單一、I/O資源缺乏，導致控制系統擴展功能受限，跟不上日益發展的共工廣播系統的需求，特別是網絡廣播領域的發展需求。因此，開發一種適合共工廣播系統網絡廣播領域使用的多用途核心板具有重要意義。

發明內容

本實用新型的目的在于針對上面所述缺陷，提供一種通用性好、功能強大、性能穩定、接口豐富且擴展靈活的、并且成本低的網絡廣播終端核心板。

本實用新型的目的是通過以下技術方案予以實現的。

一種網絡廣播終端核心板，包括一個32位RAM9微處理器，微處理器通過數據總線、地址總線與同步動態隨機存儲器SDRAM、非易失性存儲器NAND?Flash相連；整個核心板的電源供給由電源模塊提供；所述的地址總線、數據總線以及由微處理器引出的標準的通用端口線、外部中斷線、標準輸入輸出口均連接在核心的輸入輸出口上；電源模塊的輸入端也連接在輸入輸出口上。

所述微處理器為三星公司生產的32位RAM9嵌入式微處理器S3C2440；S3C2440為一款主頻達400MHz的高性能低功耗的嵌入式微處理器。

所述網絡廣播終端核心板為六層布板，一個頂層、一個電源層，兩個信號層、一個GND層、一個底層。

所述的同步動態隨機存儲器SDRAM用于給提供系統運行的內存空間，采用了兩片32MB的K4S561632?SDRAM芯片，RAM1通過地址總線ADDR2~14、數據總線DATA0~15以及控制線、時鐘線、片選線與微處理器S3C2440相連構成系統的低位儲存；RAM2過地址總線ADDR2~14、數據總線DATA16~31以及控制線、時鐘線、片選線與微處理器S3C2440相連構成系統的高位儲存；兩片SDRAM共同構成系統運行的64MB內存空間。

所述的非易失性存儲器NAND?Flash用于存儲系統啟動、運行的程序數據以及媒體數據；采用的是512MB的K9F4G08U0B?NAND?Flash芯片；通過DATA0~DATA8位地址數據總線以及控制線等與微處理器S3C2440相連。

所述的所述地址總線、數據總線通過高速連接器引出到地板上，用于連接網絡控制器以支持10M/100M的以太網接口；也用于擴展高速的存儲設備。

所述電源模塊上的3.3V通過單一的電源軌與應用底板3.3V相連，以及經過穩壓芯片AMS1117-ADJ輸出1.25V。生成了滿足整個核心板所需的各電源電壓。

所述的高速信號連接器包括兩個2*20排針、兩個2*40排針，具有防誤差機制，所述高速信號連接器之上而下設計有多處接地點，滿足信號最短完整回路。

所述S3C2440引出的標準的通用端口線包括：IIS總線、IIC總線、SPI總線、SD卡接口、USB接口、CAMERA接口、UART接口、24位顯示的LCD接口、JATG接口，這些接口的用途分別是連接音頻編解碼端口、按鍵擴展、多路音源擴展、外部存儲擴展、外部存儲擴展以及程序燒寫、視頻接口、調試和命令端口、顯示端口、調試和程序燒寫端口。

所述的外部中斷線、標準輸入輸出口均連接在核心的輸入輸出口上，外部中斷線和標準輸入輸出口通過高速信號連接器與應用底板相連，可用于探測、控制擴展。

本實用新型所達到的效果是：本實用新型對應不同的應用環境，不同功能的網絡廣播終端進行硬件公共部分提取，并充分考慮目前和未來網絡廣播領域網絡廣播終端對硬件資源、功能模塊接口類型以及接口數量的需求，通過本實用新型所述的網絡廣播終端核心板方案實現硬件基礎核心部分。網絡廣播產品的開發模式則由傳統的對立模件開發轉變為核心板與應用底板組合模式，通過將通用的較復雜的硬件設計部分復用，大大的降低了設計難度、縮短了研發周期、增強了整個產品的穩定性、降低了研發生產的成本。

附圖說明