[實(shí)用新型]一種BICMOS線路結(jié)構(gòu)的欠壓鎖定電路

有效

• 申請?zhí)枺?/td>: 201320080620.1
• 申請日: 2013-02-21
• 公開（公告）號: CN203117829U
• 公開（公告）日: 2013-08-07
• 發(fā)明（設(shè)計(jì)）人: 王文建
• 申請（專利權(quán)）人: 浙江商業(yè)職業(yè)技術(shù)學(xué)院
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種欠壓鎖定電路，其特征在于包括電壓采樣電路、電壓比較電路、輸出驅(qū)動電路和遲滯反饋電路：

所述電壓采樣電路是對所加的電壓進(jìn)行采樣；

所述電壓比較電路是對所述采樣的電壓與基準(zhǔn)電路產(chǎn)生的基準(zhǔn)電壓進(jìn)行比較；

所述輸出驅(qū)動電路是對所述電壓比較電路輸出的電壓進(jìn)行輸出并驅(qū)動；

所述遲滯反饋電路是對所述輸出驅(qū)動電路輸出的電壓信號進(jìn)行遲滯反饋，產(chǎn)生電壓遲滯回差特性。

2.如權(quán)利要求1所述的欠壓鎖定電路，其特征在于所述電壓采樣電路包括第一電阻、第二電阻、第三電阻和第一NMOS管：

所述第一電阻的一端接電源，另一端接所述第二電阻的一端；

所述第二電阻的一端接所述第一電阻的一端，另一端接所述第三電阻的一端；

所述第三電阻的一端接所述第二電阻的一端，另一端接所述第一NMOS管的漏極；

所述第一NMOS管的柵極接所述輸出驅(qū)動電路的輸出端，漏極接所述第三電阻的一端，源極接地。

3.如權(quán)利要求1所述的欠壓鎖定電路，其特征在于所述電壓比較電路包括第四電阻、第五電阻、第六電阻、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管、第一NPN管和第二NPN管：

所述第四電阻的一端接電源，另一端接所述第一NPN管的集電極；

所述第五電阻的一端接電源，另一端接所述第二NPN管的集電極和所述第一PMOS管的柵極；

所述第六電阻的一端接所述第二NPN管的發(fā)射極，另一端接所述第二NMOS管的漏極；

所述第二NMOS管的柵極接所述第一反相器的輸出端，漏極接所述第六電阻的一端，源極接地；

所述第三NMOS管的柵極接電源，漏極接所述第一PMOS管的漏極，源極接所述第四NMOS管的漏極；

所述第四NMOS管的柵極接電源，漏極接所述第三NMOS管的源極，源極接地；

所述第一PMOS管的柵極接所述第五電阻的一端，漏極接所述第三NMOS管的漏極，源極接電源；

所述第一NPN管的基極接所述第二電阻的一端和所述第三電阻的一端，集電極接所述第四電阻的一端，發(fā)射極接所述第二NPN管的基極；

所述第二NPN管的基極接所述第一NPN管的發(fā)射極，集電極接所述第五電阻的一端和所述第一PMOS管的柵極。

4.如權(quán)利要求1所述的欠壓鎖定電路，其特征在于所述輸出驅(qū)動電路包括第五NMOS管、第六NMOS管和第三NPN管：

所述第五NMOS管的柵極接所述第一電阻的一端和所述第二電阻的一端，漏極接電源，源極接所述第三NPN管的集電極；

所述第六NMOS管的柵極接所述第三NMOS管的源極和所述第四NMOS管的漏極，漏極接所述第三NPN管的發(fā)射極和所述輸出驅(qū)動電路的輸出端，源極接地；

所述第三NPN管的基極接所述第一NPN管的發(fā)射極和所述第二NPN管的基極，集電極接所述第五NMOS管的源極，發(fā)射極接所述第六NMOS管的漏極。

5.如權(quán)利要求1所述的欠壓鎖定電路，其特征在于所述遲滯反饋電路包括第一反相器、第一NMOS管和第二NMOS管：

所述第一反相器的輸入端接所述輸出驅(qū)動電路的輸出端，輸出端接所述第二NMOS管的柵極；

所述第一NMOS管的柵極接所述輸出驅(qū)動電路的輸出端，漏極接所述第三電阻的一端，源極接地；

所述第二NMOS管的柵極接所述第一反相器的輸出端，漏極接所述第六電阻的一端，源極接地。