[實用新型]一種產生噪聲源真隨機序列的數字電路

有效

• 申請號: 201320068944.3
• 申請日: 2013-02-06
• 公開（公告）號: CN203102250U
• 公開（公告）日: 2013-07-31
• 發明（設計）人: 王慶軍
• 申請（專利權）人: 天津光電聚能專用通信設備有限公司
• 主分類號: G06F7/58
• 分類號: G06F7/58
• 代理公司: 天津市北洋有限責任專利代理事務所 12201
• 代理人: 溫國林

本實用新型涉及數字電路，特別涉及一種產生噪聲源真隨機序列的數字電路。

密碼系統的安全性都依賴于隨機數的生成，序列密碼是常用加密方法之一，序列密碼的保密性完全取決于密鑰的隨機性。通信雙方用一個隨機序列與明文序列進行疊加來產生密文，用同一個隨機序列與密文序列進行疊加來恢復明文。真隨機序列在密碼學、擴頻通信、計算、控制等領域都有廣泛的應用。

在實現本實用新型的過程中，發現現有技術中至少存在以下缺點和不足：

現有技術中的電路所產生的真隨機序列不穩定，產生一定的干擾，且提取到的序列位寬不可調。

本實用新型提供了一種產生噪聲源真隨機序列的數字電路，該數字電路工作穩定，且提取到的序列位寬可調，詳見下文描述：

一種產生噪聲源真隨機序列的數字電路，包括：FPGA，所述FPGA向噪聲源芯片電路發送提取真隨機數字序列信號，所述噪聲源芯片電路接收所述提取真隨機數字序列信號，并將真隨機數字序列傳輸至所述FPGA；所述FPGA向單片機發送中斷信號，所述單片機收到所述中斷信號后，發出讀取信號至所述FPGA，所述FPGA通過數據總線向所述單片機傳送所述真隨機數字序列；所述單片機根據所述真隨機數字序列對保密產品進行加密處理。

所述噪聲源芯片電路包括：噪聲源芯片，所述噪聲源芯片的電源端接電阻的一端，所述電阻的另一端分別接電容的一端和電源，所述電容的另一端接地；時鐘信號輸入端接時鐘信號；數據端輸出真隨機數字序列。

本實用新型提供的技術方案的有益效果是：通過FPGA從噪聲源芯片電路處提取到真隨機數字序列，單片機通過真隨機數字序列對保密產品進行加密處理。該數字電路提供的真隨機數字序列穩定可靠，且提取的序列位寬可調；獲取到真隨機數字序列的方式靈活，由FPGA芯片驅動噪聲源芯片，提取過程簡單；避免了噪聲干擾，為保密產品提供了安全、有效的序列。

圖1為產生噪聲源真隨機序列的數字電路的原理圖；

圖2為噪聲源芯片電路的原理圖；

圖2為噪聲源芯片電路的原理圖；

圖3為噪聲源芯片的工作時序圖。

附圖中所列部件列表如下所示：

1：FPGA；??????????????????2：噪聲源芯片電路；

3：單片機；????????????????RD：讀取信號；

INT：中斷信號；????????????CLK：時鐘信號輸入端；

DATA：數據輸出端；?????????VDD：電源；

R：電阻；??????????????????C：電容；

U：噪聲源芯片；????????????/OE：輸出使能端；

GND：接地端；??????????????INH：休眠控制輸入端：

NC：空管腳?????????????????T_ODV：有效時間。

NC：空管腳?????????????????T_ODV：有效時間。

為使本實用新型的目的、技術方案和優點更加清楚，下面將結合附圖對本實用新型實施方式作進一步地詳細描述。

為了提取到穩定且可靠的真隨機序列，避免噪聲的干擾，本實用新型實施例提供了一種產生噪聲源真隨機序列的數字電路，參見圖1，包括：FPGA1，

FPGA1向噪聲源芯片電路2發送提取真隨機數字序列信號，噪聲源芯片電路2接收提取真隨機數字序列信號，并將真隨機數字序列傳輸至FPGA1；FPGA1向單片機3發送中斷信號INT，單片機3收到中斷信號INT后，發出讀取信號RD至FPGA1，FPGA1通過數據總線向單片機3傳送真隨機數字序列；單片機3根據真隨機數字序列對保密產品進行加密處理。

其中，FPGA1作為驅動器即可實現噪聲源真隨機序列的提取與存儲，向單片機3發送中斷信號；也可以由單片機3控制噪聲源真隨機序列的讀取時刻，且提取到的序列位寬可調。

具體實現時，FPGA1向噪聲源芯片電路2的時鐘信號輸入端CLK發送時鐘信號，FPGA1接收時鐘信號后，通過數據輸出端DATA向FPGA1發送真隨機數字序列。