[發明專利]一種射頻功率LDMOS器件及其制備方法

在審

• 申請號: 201310754664.2
• 申請日: 2013-12-31
• 公開（公告）號: CN103762239A
• 公開（公告）日: 2014-04-30
• 發明（設計）人: 杜寰;朱喜福
• 申請（專利權）人: 上海聯星電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/423;H01L21/336
• 代理公司: 北京華沛德權律師事務所 11302
• 代理人: 劉杰

技術領域

本發明涉及射頻功率器件和制備方法，更具體地說是一種射頻功率LDMOS器件及其制備方法。

背景技術

射頻功率器件主要應用于無線通訊中移動通信系統基站的射頻功率放大器。但是由于CMOS射頻功率性能的不足，在射頻功率半導體市場上，直到上世紀90年代中期，射頻功率器件還都是使用雙極型晶體管或GaAs?MOSFET。直到90年代后期，硅基橫向擴散晶體管LDMOS的出現改變了這一狀況。與雙極型晶體管或GaAs?MOSFET相比較，LDMOS器件具有耐壓較高、高頻下線性放大動態范圍大、失真小、增益高、輸出功率的，成本低的優點，使其已超過GaAs功率器件逐漸成為射頻功率MOSFET的主流技術,。

LDMOS器件在保持MOS器件基本結構的基礎上，通過橫向雙擴散工藝形成溝道區。即在同一個光刻窗口進行兩次擴散，一次中等濃度高能量硼（B）擴散，一次高濃度低能量的砷（As）擴散，由于硼擴散比砷快，所以在柵極邊界下會沿著橫向擴散更遠，形成一個有濃度梯度的溝道。LDMOS器件的溝道長度不受光刻精度的影響，通過對工藝的控制，可以將溝道長度做的很小，從而提高器件的跨導和工作頻率。

在漏極和溝道之間引入的低摻雜漂移區，提高了LDMOS器件的擊穿電壓，減小了源漏極之間的寄生電容，提高了器件的頻率特性。通過對LDD區域的長度和摻雜濃度，可以調整器件的導通電阻和擊穿電壓。

LDMOS的P-sinker區域實現了源極和襯底的連接，以降低射頻應用時的源極的接線電感，增大共源放大器的RF增益，提高器件的性能。因為源極的電阻和電感都會產生負反饋，減小器件的功率增益。同時將源極與接地的P+襯底相連可以在版圖上省去源極的布線，這樣不僅可以減小由于布線帶來的寄生參數，還可以減小整個版圖的面積，使得在流片后器件的工作性能得到進一步改善。

LDMOS晶體管還具有很好的溫度特性，它的溫度系數是負數，負反饋使過大的局部電流不會形成像雙極型器件那樣的二次擊穿，安全工作區寬，熱穩定性好，可靠性高。

LDMOS半導體工藝技術除了主要面向移動電話基站的射頻功率放大器外，還廣泛應用于HF、VHF與UHF廣播用發射器，數字電視發射機以及微波與航空系統用晶體管。此外，隨著LDMOS應用頻率上限的不斷拓展，更使其大舉進軍其它領域，包括新興的WiMax市場，以及ISM市場。隨著新一代無線通訊技術的快速發展和越來越廣泛的應用，射頻功率LDMOS有著非常樂觀的市場前景。

為適應基站放大器的發展要求，需要進一步提高射頻功率LDMOS的性能，具體地講，需要更高的擊穿電壓，更高的輸出功率，更優良的高頻特性，特別是導通電阻同擊穿電壓、跨導同擊穿及截止頻率之間相互制約的關系需要得到改善。

發明內容

本發明的目的包括提供一種射頻功率LDMOS器件，進一步的，本發明的目的包括還提供該射頻功率LDMOS器件的制備方法。本發明提供的射頻功率LDMOS器件在滿足擊穿電壓大于80V條件的基礎上，顯著減小了漂移區導通電阻和源漏寄生電容，明顯優化了器件的直流和射頻特性。

本發明的目的是通過以下技術方案來實現的：一種射頻功率LDMOS器件，包括源極、柵極、漏極，其特征在于，還包括以下結構：硅型襯底，P-epi區域，P+sinker區域，P+base區域，柵氧化層，LDD區域，所述LDD區域為漂移區。

在一個實施方案中，所述柵氧化層邊緣具有鳥嘴結構。

在又一個實施方案中，其制備中包括側墻工藝，所述側墻工藝操作在P+base注入后，在LDD注入之前進行。

優選地，所述鳥嘴結構的厚度約為

在另一個實施方案中，還包括場板，所述場板為場板同源極相連的源場板（Source?Field?Plate）結構，所述源場板結構通過源極金屬延伸到漂移區上方覆蓋所述漂移區所形成；所述漂移區為具有彼此相鄰的LDD1區和LDD2區的漂移區，所述LDD2區位于LDD1區上方；所述LDD1區為深結區域，LDD2區為淺結區域；所述具有彼此相鄰的LDD1區和LDD2區的漂移區通過兩次注入形成，其中LDD1區的結深約1μm，并且，通過使用相同的掩膜板進行所述兩次注入。