[發(fā)明專利]基于并行編碼與并行交織的無線通信傳輸方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310753911.7
• 申請(qǐng)日: 2013-12-31
• 公開（公告）號(hào): CN103780341A
• 公開（公告）日: 2014-05-07
• 發(fā)明（設(shè)計(jì)）人: 宋志豪;朱正航;羅藝華;錢驊
• 申請(qǐng)（專利權(quán)）人: 上海無線通信研究中心
• 主分類號(hào): H04L1/00
• 分類號(hào): H04L1/00
• 代理公司: 北京汲智翼成知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11381
• 代理人: 陳曦;賈興昌

技術(shù)領(lǐng)域

本發(fā)明涉及一種無線通信傳輸方法，尤其涉及一種基于并行編碼與并行交織的無線通信傳輸方法，屬于無線通信技術(shù)領(lǐng)域。

背景技術(shù)

在現(xiàn)有技術(shù)中，無線通信系統(tǒng)的發(fā)送端如果數(shù)據(jù)傳輸?shù)乃俾什桓撸梢园凑請(qǐng)D1所示的方式以比特流配合緩存方式串行進(jìn)行卷積編碼、緩存打孔和交織等數(shù)據(jù)處理。在調(diào)制之前進(jìn)行串并轉(zhuǎn)換，獲得高階調(diào)制所需要的多比特?cái)?shù)據(jù)。在這個(gè)過程中，顯然圖2所示的逐次型交織器無法達(dá)到極高的數(shù)據(jù)吞吐率，為了提高無線通信系統(tǒng)的發(fā)送端數(shù)據(jù)吞吐率，需要將待發(fā)送數(shù)據(jù)分割成獨(dú)立幾段，對(duì)其采用并行方式進(jìn)行編碼與交織。這樣可以極大地提高數(shù)據(jù)處理效率，因此得到了廣泛的應(yīng)用，特別是在OFDM調(diào)制的4G通信系統(tǒng)中，例如LTE/LTE-A等。

在公開號(hào)為CN102394663A的中國(guó)專利申請(qǐng)中，公開了一種大幅改進(jìn)的分段并行卷積編碼的方法。如圖3所示，該方法通過修改分段后的待編碼數(shù)據(jù)塊之間的重疊部分?jǐn)?shù)據(jù)比特為0，巧妙的利用了卷積編碼記憶特性，對(duì)于初始狀態(tài)錯(cuò)誤（全0）的分塊輸出比特與前一個(gè)分塊末尾（正確的待編碼數(shù)據(jù)是下一個(gè)分塊啟始比特，但分段時(shí)填入全0）的等長(zhǎng)度錯(cuò)誤輸出，兩者按比特求異或，就能得到該段位置正確的卷積編碼輸出。

但是，該方法需要對(duì)編碼塊按并行度進(jìn)行分塊，利用多塊存儲(chǔ)器存儲(chǔ)待編碼塊。若采用乒乓機(jī)制緩存數(shù)據(jù)，則存儲(chǔ)器的消耗量將翻倍，若待編碼塊的數(shù)據(jù)量變大，則存儲(chǔ)器的消耗量也將變大。此外，分段并行編碼方式還需要配合分段并行交織方式，才能真正提高系統(tǒng)整體的吞吐率。

在公開號(hào)為CN101116249A的中國(guó)專利申請(qǐng)中，采用并行輸入數(shù)據(jù)，同時(shí)寫入多個(gè)存儲(chǔ)庫(kù)構(gòu)成的存儲(chǔ)器，并以與寫入不同的順序讀出已寫入的數(shù)據(jù)，由此實(shí)現(xiàn)對(duì)二維排列型交織方式的并行交織。該方法通過如下的公式確定分塊輸出的數(shù)據(jù)塊大小，避免出現(xiàn)對(duì)存儲(chǔ)庫(kù)單元的存取爭(zhēng)用現(xiàn)象。

Ksout＝ceiling((C-floor(Ro*Ms/R))/Ms_*R+Ro

其中，C表示存儲(chǔ)庫(kù)數(shù)量，R表示存儲(chǔ)庫(kù)深度。在PIL交織方式下，Ro為一質(zhì)數(shù)。對(duì)于輸入分塊數(shù)量、輸出分塊數(shù)量和存儲(chǔ)庫(kù)數(shù)量相等時(shí)的情況，按具體應(yīng)用場(chǎng)景取1或4，獲得Ksout。如此獲得的Ksout由于與存儲(chǔ)庫(kù)數(shù)量互質(zhì)，所以按列讀取時(shí)不會(huì)發(fā)生第一段輸出與第二段輸出數(shù)據(jù)取自同一個(gè)庫(kù)的情況，然后按Ksout重整交織表，如圖4所示，以K＝45，C＝5，R＝10，5個(gè)存儲(chǔ)庫(kù)為例，配合存儲(chǔ)在LUT（顯示查找表）中的交織表讀取地址，可不產(chǎn)生存取爭(zhēng)用。Ro＝1，計(jì)算可得Ksout＝11，所以輸出的5段數(shù)據(jù)長(zhǎng)度為11，內(nèi)部交織圖案也為5個(gè)LUT。

如圖5所示，內(nèi)部交織圖案按存儲(chǔ)庫(kù)個(gè)數(shù)分為N個(gè)，LUT交織表內(nèi)灰色部分表示該比特（bit）是虛擬比特，在輸出端利用指示信號(hào)區(qū)別。圖5中并行度為5，參考LUT0中存儲(chǔ)的內(nèi)容，其中k表示交織后輸出的第k個(gè)比特，A（k）表示輸出的第k個(gè)比特是原來的第A（k）個(gè)比特，即U（k）＝A（k），b0表示所屬的存儲(chǔ)庫(kù)，a0表示所屬庫(kù)的存儲(chǔ)地址，cnt_r是一個(gè)計(jì)數(shù)器，用來同步控制與計(jì)算，見下式。

b[m]=floor{A(cnt_r+m*C)/C}

a[m]=A(cnt_r+m*C)modC

為使具體操作更加明確，該專利申請(qǐng)給出了交織器的系統(tǒng)讀寫操作時(shí)序，具體如圖6所示。

上述并行交織方法能夠不出現(xiàn)存取爭(zhēng)用的本質(zhì)是基于PIL交織方式，并且計(jì)算Ksout改變并行輸出數(shù)據(jù)序列的長(zhǎng)度，來規(guī)避存儲(chǔ)單元數(shù)量C對(duì)于輸出端的影響。對(duì)非PIL交織方式，若合理劃分交織器并行度也可采用該并行交織方法，但是依然有可能出現(xiàn)存取爭(zhēng)用的現(xiàn)象。理論上對(duì)于任意的交織方式，該方法無法保證能完全避免存取爭(zhēng)用，需要結(jié)合具體的交織方式對(duì)系統(tǒng)支持的所有內(nèi)部交織圖案進(jìn)行逐個(gè)分析，在不同交織方式下需要修改LUT內(nèi)存儲(chǔ)的交織圖案，運(yùn)算及控制邏輯十分復(fù)雜。

此外為了達(dá)到不出現(xiàn)存取爭(zhēng)用、適配任意的交織表的效果，可以采用仲裁電路決定信號(hào)存取。如圖7所示，交織圖案預(yù)先對(duì)存入的比特進(jìn)行判斷，若同一時(shí)刻出現(xiàn)兩個(gè)或多個(gè)比特存入同一塊存儲(chǔ)庫(kù)，則按一定的優(yōu)先順序緩存部分比特，采用FIFO（First?In?First?Out，先入先出隊(duì)列）緩存競(jìng)爭(zhēng)數(shù)據(jù)，待其它存儲(chǔ)庫(kù)出現(xiàn)存入爭(zhēng)搶并且本存儲(chǔ)庫(kù)沒有寫入操作時(shí)，將FIFO緩存數(shù)據(jù)寫入。仲裁電路的加入無疑增加了邏輯的復(fù)雜性，隨著并行度的提高、交織表深度的加深以及數(shù)量增加，需要的FIFO數(shù)量也隨之增加。因此，正確分配緩存數(shù)據(jù)的邏輯設(shè)計(jì)十分復(fù)雜，系統(tǒng)整體的復(fù)雜度也極大提升。

發(fā)明內(nèi)容