[發明專利]一種芯片引腳復用電路

有效

• 申請號: 201310750000.9
• 申請日: 2013-12-31
• 公開（公告）號: CN103716034A
• 公開（公告）日: 2014-04-09
• 發明（設計）人: 曾愛琴;袁政
• 申請（專利權）人: 上海貝嶺股份有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 上海兆豐知識產權代理事務所(有限合伙) 31241
• 代理人: 章蔚強

技術領域

本發明涉及模擬集成電路，尤其涉及一種具備測試可選的芯片引腳復用電路。

背景技術

目前，集成電路芯片的測試通常在投片出來之后進行。由于芯片的高集成性、高復雜性，不僅需要測試芯片的輸出信號，還需要測試個別內部功能信號，所以芯片的可測性很重要。在傳統的測試中，通常在芯片內部增加測試PAD或者增加芯片的引腳，用于檢測內部功能信號的正確性。無論是芯片內部增加測試PAD，還是芯片外部增加引腳，都需要額外增加芯片面積，特別是在芯片固有面積小的情況下，更加增加了芯片成本。

隨著集成電路的發展，不僅要求集成電路芯片能夠具有可測性，還要求測試方案盡量節省芯片面積，以節約芯片成本，從而提高產品利潤，同時還要求能為投片出來的芯片進行調試及二次投片提供方便。這成為本申請人致力于研究的方向。

發明內容

本發明的目的在于針對集成電路芯片可測性設計的需求，提供一種具備測試可選的芯片引腳復用電路，具有結構簡單易集成、不需要外圍器件、有效降低芯片成本以及提高產品利潤的優點。

實現上述目的的技術方案是：

一種芯片引腳復用電路，外接芯片電路、第一引腳以及最少一個第二引腳；所述芯片電路包括連接第一引腳的第一輸入/輸出電路，以及對應每一個第二引腳的第二輸入/輸出電路和N個待測電路，N≥1且為自然數，所述引腳復用電路包括模式選擇電路、測試信號選擇電路和N+1選一開關電路，

針對一個第二引腳，

該第二引腳通過所述N+1選一開關電路的N+1路開關一一連接所述第二輸入/輸出電路和N個待測電路；

所述第一引腳施加電壓給所述模式選擇電路和測試信號選擇電路；

所述模式選擇電路根據被施加電壓輸出關斷使能信號，控制所述第一輸入/輸出電路和第二輸入/輸出電路工作的啟停，以及控制所述N+1選一開關電路將所述第二引腳與第二輸入/輸出電路接通或截斷；

所述測試信號選擇電路根據被施加電壓輸出N路邏輯信號，在同一時間控制所述N+1選一開關電路將所述第二引腳與某個待測電路接通，與其他N-1個待測電路截斷。

上述的芯片引腳復用電路，其中，所述N為2，待測電路為第一待測電路和第二待測電路；所述N+1選一開關電路為三選一開關電路，包括第一開關、第二開關和第三開關，其中：

所述第三開關連接所述第二引腳與第二輸入/輸出電路，其使能端接收所述模式選擇電路輸出的關斷使能信號；

所述第一開關連接所述第二引腳與第一待測電路，其使能端接收所述測試信號選擇電路輸出的第一邏輯信號；

所述第二開關連接所述第二引腳與第二待測電路，其使能端接收所述測試信號選擇電路輸出的第二邏輯信號。

上述的芯片引腳復用電路，其中，所述第三開關為常閉開關，接收高電平后斷開；所述第一開關和所述第二開關均為常開開關，接收高電平后閉合；所述第一輸入/輸出電路和第二輸入/輸出電路接收高電平后停止工作。

上述的芯片引腳復用電路，其中，

所述第一引腳施加小于預設的測試模式閾值的負電壓，所述模式選擇電路輸出的關斷使能信號變為高電平；

所述第一引腳施加命為第一測試選擇電壓的負電壓，所述測試信號選擇電路輸出的第一邏輯信號變為高電平，第二邏輯信號變為低電平；

所述第一引腳施加命為第二測試選擇電壓的負電壓，所述測試信號選擇電路輸出的第一邏輯信號變為低電平，第二邏輯信號變為高電平。

上述的芯片引腳復用電路，其中，

所述模式選擇電路包括第一NMOS管、提供鏡像用電流的第七PMOS管、鏡像所述電流并將鏡像電流輸出端與所述第一NMOS管漏極相連的第一PMOS管、鏡像所述電流并將鏡像電流輸出端與所述第一NMOS管柵極相連的第二PMOS管、電阻和三極管，其中：

所述電阻一端連接所述第一NMOS管的柵極，另一端連接所述三極管的發射極；

所述三極管的基極連接所述第一引腳，集電極連接所述第一NMOS管的源極并接地；

所述第一NMOS管的漏極輸出所述關斷使能信號；

所述測試信號選擇電路包括第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、鏡像所述第七PMOS管所提供電流并將鏡像電流輸出端與所述第二NMOS管漏極相連的第三PMOS管、鏡像所述第七PMOS管所提供電流并將鏡像電流輸出端與所述第四NMOS管漏極相連的第四PMOS管、第五PMOS管、第六PMOS管、非門以及與門，其中：