[發明專利]半導體裝置的制造方法及半導體裝置

在審

• 申請號: 201310741302.X
• 申請日: 2013-12-27
• 公開（公告）號: CN103903995A
• 公開（公告）日: 2014-07-02
• 發明（設計）人: 紺野順平;西田隆文;木下順弘;長谷川和功;杉山道昭
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L23/488
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 陳偉;李文嶼

技術領域

本發明涉及半導體裝置及其制造技術，例如涉及適用于將半導體芯片的突起電極經由焊錫材料而與基板的端子連接的半導體裝置而有效的技術。

背景技術

在日本特開2000－77471號公報（專利文獻1）中記載有，將設在半導體芯片上的由金構成的凸起電極和布線基板的連接焊盤經由焊錫材料連接起來的安裝方法（倒裝芯片安裝方式）。

現有技術文獻

專利文獻

專利文獻1：日本特開2000－77471號公報

發明內容

本申請發明人對如下的所謂倒裝芯片連接方式進行了研究，該倒裝芯片連接方式是將布線基板和半導體芯片經由形成在半導體芯片的電極形成面上的多個突起電極而電連接的方式。

在倒裝芯片安裝方式中，將形成在半導體芯片的多個焊盤上的多個突起電極、和形成在布線基板的芯片搭載面上的多個端子（鍵合引線），經由例如焊錫材料等連接材料（接合材料）而電連接。然而發現，若減小彼此相鄰的端子（例如突起電極）的配置間距，則從突起電極與端子的連接可靠性的觀點出發存在問題。

其他的技術課題及新的特征從本說明書的記述及附圖可以明確。

一個實施方式的半導體裝置的制造方法為，使形成在布線基板的芯片搭載面上的多個端子分別形成為如下形狀，即，在俯視觀察下，在相鄰的寬幅部之間配置有窄幅部。另外，一個實施方式的半導體裝置的制造方法為，以使形成在半導體芯片上的多個突起電極各自的頂端面的中心分別在俯視觀察下與上述窄幅部重疊的方式，將上述多個端子和上述多個突起電極經由焊錫材料而電連接。

發明效果

根據上述一個實施方式，能夠提高半導體裝置的可靠性。

附圖說明

圖1是表示一個實施方式的半導體裝置的芯片搭載面側的整體構造的俯視圖。

圖2是沿圖1的A－A線的剖視圖。

圖3是表示圖1所示的半導體芯片的表面（與布線基板相對的面）側的仰視圖。

圖4是將圖1所示的半導體芯片拆除而表示布線基板的芯片搭載面側的俯視圖。

圖5是表示圖1所示的半導體裝置的背面（安裝面）側的仰視圖。

圖6是表示圖4的B部處的端子與突起電極的平面位置關系的放大俯視圖。

圖7是沿圖6的C－C線的放大剖視圖。

圖8是沿圖6的D－D線的放大剖視圖。

圖9是表示在圖7所示的布線基板上連接突起電極之前預先涂布有焊錫材料的狀態的放大剖視圖。

圖10是表示半導體裝置的制造工序的概要的說明圖。

圖11是表示在圖10所示的基板準備工序中準備的布線基板的整體構造的俯視圖。

圖12是沿圖11的E－E線的放大剖視圖。

圖13是示意地表示形成圖12所示的焊錫材料的方法的一例的說明圖。

圖14是示意地表示通過圖13所示的方法以外的方法形成圖12所示的焊錫材料的方法的一例的說明圖。

圖15是表示在圖10所示的晶片（wafer）準備工序中準備的半導體晶片的立體圖。

圖16是表示在圖15所示的半導體晶片的一個芯片區域形成的焊盤的周邊的放大剖視圖。

圖17是表示在圖16所示的多個焊盤上形成突起電極后的狀態的放大剖視圖。

圖18是表示在圖17所示的突起電極的頂端面上安裝焊錫材料后的狀態的放大剖視圖。

圖19是表示除去圖18所示的掩模后的狀態的放大剖視圖。

圖20是表示對圖19所示的焊錫材料進行加熱而使其變形為圓頂形狀的狀態的放大剖視圖。

圖21是表示在圖12所示的布線基板上搭載半導體芯片后的狀態的放大剖視圖。

圖22是表示在布線基板上配置有半導體芯片時的突起電極與端子的平面位置關系的放大俯視圖。

圖23是沿圖22的C－C線的放大剖視圖。

圖24是沿圖22的D－D線的放大剖視圖。

圖25是表示使圖23所示的相對配置的焊錫材料接觸的狀態的放大剖視圖。

圖26是表示使圖24所示的相對配置的焊錫材料接觸的狀態的放大剖視圖。

圖27是表示圖25所示的接觸的焊錫材料一體化后的狀態的放大剖視圖。

圖28是表示圖26所示的接觸的焊錫材料一體化后的狀態的放大剖視圖。

圖29是表示向圖21所示的半導體芯片與布線基板之間供給底部填充樹脂后的狀態的放大剖視圖。