[發明專利]一種增強型器件的制造方法

在審

• 申請號: 201310738667.7
• 申請日: 2013-12-27
• 公開（公告）號: CN103715086A
• 公開（公告）日: 2014-04-09
• 發明（設計）人: 程凱
• 申請（專利權）人: 蘇州晶湛半導體有限公司
• 主分類號: H01L21/335
• 分類號: H01L21/335
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 常亮

技術領域

本發明涉及半導體電子技術領域，特別是涉及一種增強型器件的制造方法。

背景技術

第三代半導體材料氮化鎵具有禁帶寬度大、電子飽和漂移速度高、擊穿場強高、導熱性能好等特點，在電子器件方面，氮化鎵材料比硅和砷化鎵更適合于制作高溫、高頻、高壓和大功率的半導體器件。

由于AlGaN/GaN異質結構中存在較強的二維電子氣，通常采用AlGaN/GaN異質結形成的高電子遷移率晶體管(High?Electron?Mobility?Transistor；HEMT)都是耗盡型器件，對于增強型器件則不易實現。而在許多地方耗盡型器件的應用又具有一定的局限性，比如在功率開關器件的應用中，需要增強型(常關型)開關器件。增強型氮化鎵開關器件主要用于高頻器件、功率開關器件和數字電路等，它的研究具有十分重要的意義。

實現增強型氮化鎵開關器件，需要找到合適的方法來降低零柵壓時柵極下方的溝道載流子濃度。一種方法是在柵極處采用刻蝕結構，局部減薄柵極下面的鋁鎵氮層的厚度，達到控制或降低柵極下二維電子氣濃度的目的，如圖1所示，緩沖層11、氮化鎵層12、鋁鎵氮層13分別位于襯底10上，柵極14、源極15以及漏極16分別位于鋁鎵氮層13上，其中在柵極4下方鋁鎵氮層被局部刻蝕，從而減薄了柵極區的鋁鎵氮層厚度。另外一種辦法是在柵極下面選擇性保留p型(Al)GaN，通過p型(Al)GaN來提拉鋁鎵氮/氮化鎵異質結處的導帶能級，形成耗盡區，從而實現增強型器件；如圖2所示，在柵極14’下方通過選擇性保留了局部p型氮化物17。還有一種辦法是氟化物等離子處理技術，在勢壘層中注入氟離子等帶負電的離子，控制注入離子濃度可以耗盡導電溝道中的二維電子氣，需要用很強的負離子來夾斷溝道，如圖3所示，在柵極14’’下方的勢壘層13中注入負電離子18。

但是，這些辦法都有一定的不足之處。在第一種方法中，閾值電壓一般在0V-1V左右，未達到應用的閾值電壓3V-5V，為了達到較高的閾值電壓和工作電壓，還需要增加額外的介質層，如原子層沉積的三氧化二鋁，但是，這個介質層與鋁鎵氮表面的界面態如何控制，是一個懸而未決的大問題。在第二種方法中，需要選擇性刻蝕掉除了柵極下面以外的所有區域，如何實現刻蝕厚度的精確控制，也是非常具有挑戰性的，另外，由于刻蝕中帶來的缺陷，以及p型鋁鎵氮中殘余的鎂原子，會引起嚴重的電流崩塌效應。還有就是由于空穴密度的不足(一般而言，p型氮化鎵中空穴的濃度不會超過1E18/cm³)，AlGaN/GaN異質結中的二維電子氣的密度會受到很大的限制。如果二維電子氣中電子的密度過高，就無法實現增強型的器件了，所以增強型器件的AlGaN/GaN異質結中，鋁的含量通常低于20%，如15%左右。在第三種方法中，氟化物等離子處理會破壞晶格結構，工藝重復控制性也較差，對器件的穩定性和可靠性造成了比較大的影響。

因此，針對上述技術問題及改進方法，有必要提供一種新的增強型器件的制造方法。

發明內容

正如背景技術中所述，氮化鎵材料在運用到增強型器件中的時候，需要控制零柵壓時溝道中的載流子濃度。然而現有的工藝中，無論是減薄柵極下方的氮化物勢壘層的厚度，還是在柵極下方保留一層p型氮化物，或者在勢壘層中注入負離子，都會因為工藝問題對器件的穩定性和可靠性產生比較大的影響。

因此，本發明公開了一種增強型器件的制造方法，該增強型器件實現夾斷二維電子氣的原理是根據III族氮化物是一種極性半導體的特點，請參見圖4和圖5，同傳統的III-V族半導體不同，III族氮化物中存在很強的內建電場。如果在C(0002)平面形成AlInGaN/GaN異質結，即使在AlInGaN層不進行n型摻雜，在所述異質結當中也會產生濃度很高的二維電子氣。其原因就是III族氮化物內的自發極化電場和由于應力引起的壓電電場。此二維電子氣的濃度可以超過1E13/cm²。但是，III族氮化物中的自發極化電場和壓電電場只存在于<0002>方向，而非極性方向，即與<0002>方向垂直的方向，包括<1-100>、<11-20>等則不存在自建電場。對于半極性方向來說，例如在<0002>與<1-100>或者<11-20>之間的方向，該方向上的內建電場強度也遠遠小于<0002>方向。