[發明專利]場效應晶體管及其制備方法

在審

• 申請號: 201310724300.X
• 申請日: 2013-12-24
• 公開（公告）號: CN104733320A
• 公開（公告）日: 2015-06-24
• 發明（設計）人: 卜偉海
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/10
• 代理公司: 上海申新律師事務所 31272
• 代理人: 吳俊;俞滌炯

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種場效應晶體管及其制備方法。

背景技術

近年來，隨著半導體技術的發展，晶體管尺寸不斷縮小，器件和系統的處理速度隨之提高。當晶體管溝道縮短到一定程度，就會出現短溝道效應，從而造成漏電流變大，開關效率降低，耗電和發熱量增大，從而影響器件的性能，為有效解決器件尺寸減小帶來的短溝道效應，提高器件的性能，目前通常采用高遷移率材料替代傳統硅材料，比如在PMOS中采用SiGe材料，在器件的制造過程中一般采用在整個MOSFET區域都先生長一層SiGe材料，然后制備晶體管，其制備工藝復雜，且生產成本較高。

因此，如何在采用高遷移率材料提高器件性能的同時使得工藝簡單化成為本領域技術人員致力研究的方向。

發明內容

針對上述存在的問題，本發明公開一種場效應晶體管及其制備方法，以克服現有技術中為了提高器件的性能，在器件的制造過程中采用在整個MOSFET區域都先生長一層鍺化硅材料，然后制備晶體管，從而造成制備工藝復雜化，且增加了生產成本的問題。

為了實現上述目的，本發明采用如下技術方案：

一種場效應晶體管的制備方法，包括如下步驟：

S1，提供一具有硅襯底、層間介質層和虛擬柵極的半導體結構，且所述層間介質層覆蓋所述硅襯底的上表面，所述虛擬柵極嵌入設置于所述層間介質層中；

S2，去除所述虛擬柵極至所述硅襯底的上表面，形成位于所述層間介質層的柵極凹槽；

S3，于所述柵極凹槽的底部制備第一鍺化硅層；

S4，繼續快速熱氧化工藝，以將位于所述柵極凹槽底部的硅襯底部分轉化為第二鍺化硅層，同時將所述第一鍺化硅層轉化為二氧化硅層；

S5，繼續后續的柵極制備工藝。

上述的場效應晶體管的制備方法，其中，所述半導體結構上設置有PMOS區域，且所述柵極凹槽位于所述PMOS區域內。

上述的場效應晶體管的制備方法，其中，所述半導體結構上還設置有NMOS區域；

在進行所述步驟S2中的工藝時，位于所述NMOS區域內的所述半導體結構的上表面覆蓋有一保護層。

上述的場效應晶體管的制備方法，其中，所述半導體結構還具有第一柵氧化層，所述第一柵氧化層位于所述虛擬柵極和所述硅襯底之間。

上述的場效應晶體管的制備方法，其中，所述半導體結構還具有覆蓋所述虛擬柵極側壁的第一側墻；

在進行所述步驟S2時，依次去除所述虛擬柵極和位于所述虛擬柵極正下方的第一柵氧化層至所述硅襯底的上表面，形成所述柵極凹槽，且所述第一側墻和剩余的第一柵氧化層構成第二側墻。

上述的場效應晶體管的制備方法，其中，所述層間介質層的上表面與所述虛擬柵極的上表面齊平。

上述的場效應晶體管的制備方法，其中，所述第一鍺化硅層的厚度小于等于1nm。

上述的場效應晶體管的制備方法，其中，所述步驟S5中的后續的柵極制備工藝包括于所述柵極凹槽中制備高K金屬柵極的工藝步驟。

一種場效應晶體管，包括：

一半導體結構，該半導體結構包括硅襯底、層間介質層和柵極結構；

所述層間介質層覆蓋所述硅襯底的上表面，所述柵極結構貫穿設置于所述層間介質層中，且于所述柵極結構下方的硅襯底中還嵌入設置有鍺化硅層；

其中，所述柵極結構覆蓋所述鍺化硅層的上表面。

上述的場效應晶體管，其中，所述半導體結構上設置有PMOS區域，所述鍺化硅層嵌入設置于所述PMOS區域內的柵極結構下方的硅襯底中。

上述的場效應晶體管，其中，所述半導體結構上還設置有NMOS區域，且在所述PMOS區域和所述NMOS區域之間的硅襯底中還設置有隔離結構。

上述的場效應晶體管，其中，所述柵極結構包括柵極、高K介質層和柵氧化層；

所述柵氧化層全覆蓋所述鍺化硅層的上表面，所述柵極位于所述柵氧化層的上方，所述高K介質層設置于所述柵氧化層與所述柵極之間，且該高K介質層覆蓋所述柵極的底部及其側壁。

上述的場效應晶體管，其中，所述柵極結構還包括側墻結構，所述側墻結構覆蓋所述高K介質層和所述柵氧化層的側壁。

上述的場效應晶體管，其中，所述柵氧化層材質為二氧化硅。

上述的場效應晶體管，其中，所述柵氧化層的厚度小于等于1nm。

上述發明具有如下優點或者有益效果：