[發明專利]靜電感應晶體管的制造方法以及靜電感應晶體管

有效

• 申請號: 201310724101.9
• 申請日: 2013-12-25
• 公開（公告）號: CN103745927B
• 公開（公告）日: 2017-01-04
• 發明（設計）人: 魏星;陳達;薛忠營;狄增峰;方子韋
• 申請（專利權）人: 上海新傲科技股份有限公司
• 主分類號: H01L21/335
• 分類號: H01L21/335;H01L29/772
• 代理公司: 上海翼勝專利商標事務所(普通合伙)31218
• 代理人: 孫佳胤,翟羽

技術領域

本發明涉及半導體器件領域，尤其涉及一種靜電感應晶體管的制造方法以及靜電感應晶體管。

背景技術

靜電感應晶體管（Static?Induction?Transistor，SIT）誕生于1970年，實際上是一種結型場效應晶體管。將用于信息處理的小功率SIT器件的橫向導電結構改為垂直導電結構，即可制成大功率的SIT器件。SIT是一種多子導電的器件，其工作頻率與電力MOSFET相當，甚至超過電力MOSFET，而功率容量也比電力MOSFET大，因而適用于高頻大功率場合，目前已在雷達通信設備、超聲波功率放大、脈沖功率放大和高頻感應加熱等某些專業領域獲得了較多的應用。

埋柵結構是現有的技術中一種常見的靜電感應器件結構。附圖1所示是現有技術中一種典型的埋柵型靜電感應器件的結構示意圖，包括襯底10，襯底10表面的一次外延層11以及一次外延層11表面的二次外延層12。所述襯底10、一次外延層11以及二次外延層12的導電類型均相同。二次外延層12和一次外延層11的界面處相對設置有兩個柵墻13，柵墻13之間設置有柵條14。柵墻13和柵條14的導電類型相同，并且和二次外延層12的導電類型相反。所述在二次外延層12的表面與柵條14對應的位置設置有源電極15，在襯底10的另一表面設置有漏電極16。二次外延層12在與柵墻13對應的位置被刻蝕除去以暴露出柵墻13，并在所述柵墻13的表面設置了柵電極17。柵電極17通過柵墻13以及柵墻13間的柵條14來控制源極和漏極之間的電流。

上述結構在制備過程中需要兩次外延，且外延層雜質濃度很高，這面臨著反型雜質的嚴格補償技術和微量雜質的精確控制技術兩個技術難題。而且在外延后需要刻蝕臺面，使工藝更為復雜。

發明內容

本發明所要解決的技術問題是，提供一種靜電感應晶體管的制備方法以及靜電感應晶體管，能夠有效控制反型摻雜和微量雜質的濃度，且工藝簡單。

為了解決上述問題，本發明提供了一種靜電感應晶體管的制造方法，包括如下步驟：提供導電類型為N型的硅襯底；在所述硅襯底的一背面形成磷摻雜層；在所述硅襯底的一正面形成導電類型為P型的柵墻和柵條；采用一鍵合襯底與所述硅襯底的正面鍵合，所述鍵合襯底的導電類型為N型；在所述鍵合襯底中形成通孔，以暴露出所述柵墻用于制作引出電極。

可選的，所述形成磷摻雜層的步驟進一步包括：同時在所述硅襯底的正面形成第一覆蓋層，背面形成第二覆蓋層；去除背面的所述第二覆蓋層；在背面形成磷摻雜層，用于形成漏端的歐姆接觸，正面保留的第一覆蓋層繼續用作后續形成柵墻和柵條的摻雜阻擋層。進而所述形成柵墻和柵條的步驟進一步包括：圖形化所述第一覆蓋層；以所述第一覆蓋層為阻擋層，在硅襯底中形成導電類型為P型的柵墻和柵條；去除所述第一覆蓋層。進而以所述第一覆蓋層為阻擋層，在硅襯底中形成導電類型為P型的柵墻和柵條的步驟中，進一步是采用注入或者擴散的方法形成導電類型為P型的柵墻和柵條。

可選的，在采用一鍵合襯底與所述硅襯底的第一表面鍵合的步驟實施完畢之后，進一步包括一減薄所述鍵合襯底的步驟。

本發明還提供了一種靜電感應晶體管，包括N型的硅襯底和硅襯底表面的N型覆蓋層，P型導電類型的柵墻以及P型導電類型的柵條設置在硅襯底內，其特征在于，所述硅襯底和覆蓋層之間的界面為鍵合界面，所述硅襯底在與所述覆蓋層相對的另一表面具有磷摻雜層。

本發明的優點在于，采用鍵合的方式形成覆蓋柵墻和柵條的N型覆蓋層，這可以使覆蓋層的摻雜濃度得到精確控制，對于提高靜電感應晶體管的電學性能有重要意義；并且硅襯底在與所述覆蓋層相對的另一表面形成磷摻雜層，該層用以吸收制造過程中在硅襯底中引入的雜質，亦可以提高靜電感應晶體管的電學性能。

附圖說明

附圖1所示是現有技術中一種典型的埋柵型靜電感應器件的結構示意圖。

附圖2所示是本發明具體實施方式所述方法的實施示意圖。

附圖3A至附圖3J所示是本發明具體實施方式所述方法的工藝示意圖。

附圖4所示是本發明具體實施方式所述靜電感應器件的結構示意圖。

具體實施方式

下面結合附圖對本發明提供的靜電感應晶體管的制造方法以及靜電感應晶體管的具體實施方式做詳細說明。