[發(fā)明專利]一種MOS晶體管結(jié)構(gòu)及其制造方法在審
| 申請(qǐng)?zhí)枺?/td> | 201310714649.5 | 申請(qǐng)日: | 2013-12-20 |
| 公開(公告)號(hào): | CN104733319A | 公開(公告)日: | 2015-06-24 |
| 發(fā)明(設(shè)計(jì))人: | 李睿;尹海洲;劉云飛 | 申請(qǐng)(專利權(quán))人: | 中國科學(xué)院微電子研究所 |
| 主分類號(hào): | H01L21/336 | 分類號(hào): | H01L21/336;H01L21/28;H01L29/78;H01L29/423 |
| 代理公司: | 北京漢昊知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11370 | 代理人: | 朱海波 |
| 地址: | 100029 *** | 國省代碼: | 北京;11 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 mos 晶體管 結(jié)構(gòu) 及其 制造 方法 | ||
1.一種MOS晶體管的制造方法,包括:
a.提供半導(dǎo)體襯底(100)和偽柵疊層(101),在所述偽柵疊層(102)兩側(cè)的襯底中具有源漏擴(kuò)展區(qū)(201);
b.在所述偽柵疊層兩側(cè)形成第一側(cè)墻部分(102);
c.在所述第一側(cè)墻部分(102)垂直于襯底的表面上形成第二側(cè)墻部分(103);
d.去除所述第一側(cè)墻部分(102)位于偽柵疊層(101)頂部以及位于源漏擴(kuò)展區(qū)(201)上第二側(cè)墻部分(103)外側(cè)的部分,形成側(cè)墻(105);
e.在偽柵疊層兩側(cè)的襯底中形成源漏區(qū),并在所述源漏區(qū)上方形成層間介質(zhì)層(300);
f.去除所述偽柵疊層(101)以形成開口,并在所述開口中填充柵極疊層(200);
g.去除所述側(cè)墻(105),形成空位(106);
h.在所述層間介質(zhì)層(300)和所述偽柵疊層(101)上淀積犧牲材料層(400)使其填充空位(106)頂部,并進(jìn)行化學(xué)機(jī)械拋光,直至露出所述柵極疊層(101)頂部,使未被刻蝕掉的犧牲材料層在所述空位(106)頂部形成蓋層(107)。
2.根據(jù)權(quán)利要求1所述的制造方法,其特征在于,在步驟b中,所述第一側(cè)墻部分(102)的材料為氮化硅。
3.根據(jù)權(quán)利要求1或2所述的制造方法,其特征在于,在步驟b中,所述第一側(cè)墻部分(102)的厚度為10~30nm。
4.根據(jù)權(quán)利要求1所述的制造方法,其特征在于,在步驟c中,所述第二側(cè)墻部分(103)與第一側(cè)墻部分(102)的材料相同。
5.根據(jù)權(quán)利要求1所述的制造方法,其特征在于,在步驟d中,所述去除第一側(cè)墻部分(102)的方法是各向異性刻蝕。
6.根據(jù)權(quán)利要求1所述的制造方法,其特征在于,在步驟d中,所述層間介質(zhì)層(300)的材料與側(cè)墻(105)的材料不同。
7.根據(jù)權(quán)利要求1或6所述的制造方法,其特征在于,在步驟d中,所述層間介質(zhì)層(300)的材料為氧化硅。
8.根據(jù)權(quán)利要求1所述的制造方法,其特征在于,在步驟g中,所述去除側(cè)墻(105)的方法是選擇性刻蝕。
9.根據(jù)權(quán)利要求1所述的制造方法,其特征在于,在步驟h中,所述犧牲材料層(400)的材料與層間介質(zhì)層(300)相同。
10.一種MOS晶體管結(jié)構(gòu),包括:
襯底(100);
柵極疊層(200),位于所述襯底(100)上方;
源漏區(qū)(202),位于所述柵極疊層(200)兩側(cè)襯底中;
層間介質(zhì)層(300),覆蓋所述源漏區(qū)(202);
空位(106),位于所述柵極疊層(200)兩側(cè),被所述層間介質(zhì)層(300)和襯底(100)包圍;以及
蓋層(107),覆蓋所述空位(106)頂部。
11.根據(jù)權(quán)利要求10所述的晶體管結(jié)構(gòu),其特征在于,所述空位(106)與層間介質(zhì)層(300)相鄰的面為弧形,其頂部的寬度小于底部的寬度。
12.根據(jù)權(quán)利要求10所述的晶體管結(jié)構(gòu),其特征在于,所述空位(106)頂部的寬度為10~30nm,頂部與底部的寬度差為30~60nm。
13.根據(jù)權(quán)利要求10所述的晶體管體結(jié)構(gòu),其特征在于,所述蓋層(107)的厚度小于5nm。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中國科學(xué)院微電子研究所;,未經(jīng)中國科學(xué)院微電子研究所;許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310714649.5/1.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺(tái)結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)





