[發明專利]高密度互連器件及方法

在審

• 申請號: 201310705286.9
• 申請日: 2013-12-19
• 公開（公告）號: CN103887289A
• 公開（公告）日: 2014-06-25
• 發明（設計）人: M·K·洛伊;M·J·曼努沙洛
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/538;H01L21/98;H01L21/60
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 張東梅

技術領域

實施例涉及集成電路（IC）管芯、管芯封裝及相關聯的方法。更具體地，實施例涉及使用諸如硅橋之類的互連橋以高密度互連使管芯互連。

背景技術

板上的直接芯片附連（DCA）是一種概念，它可通過去除封裝而允許顯著的成本節省。然而，板設計規則還未與受控塌陷芯片連接(C4)凸點間距相同速率地縮放。因此，為了使用DCA，芯片管芯的凸點間距需要足夠大，以適應板設計規則，并且該尺寸的凸點間距應比當前技術允許管芯的尺寸大很多。這限制了可利用DCA制造的互連的數量。

只要管芯的凸點間距足夠大以適應板焊墊尺寸和線/間隔規則，則DCA仍然是有吸引力的解決方案。然而，在片上系統（SOC）區域中以及在其它高密度互連應用中，由于當代SOC管芯的C4凸點間距縮放與板焊墊尺寸和線/間隔規則之間的不匹配，還應考慮DCA。

附圖簡述

圖1示出根據一些實施例的微電子管芯。

圖2示出根據一些實施例的互連微電子管芯以及安裝經互連的微電子管芯的過程；以及

圖3示出根據一些實施例的在電路板中形成凹入以容納橋的過程。

詳細描述

以下的描述和附圖充分地示出了具體實施例以使本領域中的技術人員能夠實施它們。其它的實施例可結合結構、邏輯、電、進程和其它改變。某些實施例的部分和特征可被包括在其它實施例的部分和特征中、或代替其它實施例的部分和特征。在權利要求中陳述的實施例包括這些權利要求的所有可用的等效技術方案。

圖1示出根據一些實施例的微電子管芯。所示的實施例允許在DCA類型情況下管芯之間的密集互連，但仍適應板焊墊尺寸和線/間隔規則。圖1示出兩個管芯100和102以及適用于互連這兩個管芯的互連橋104。例如，這樣的橋可以是硅橋。在一些實施例中，諸如管芯100之類的一個管芯可以是處理器管芯，諸如SOC、中央處理單元（CPU）、數字信號處理器（DSP）、圖形處理單元（GPU）、高級處理單元（APU）或其它類型的處理器。

管芯100具有高密度互連106。高密度互連106具有小凸點間距，以允許在小面積中的大量連接。在一個示例中，凸點間距從約30μm至約90μm。高密度互連可用于將管芯100連接到另一個管芯，其中大量連接將是有利的。一個示例是：管芯100是SOC且通過高密度互連106連接到存儲器管芯。

管芯100可包含在管芯的不同部分周圍展開的其它連接區域。在所示的實施例中，管芯100具有在管芯的其余側周圍的連接區域108以及位于更中心位置的連接區域110。連接區域108的凸點間距和連接區域110的凸點間距允許管芯100至電路板的DCA。這樣，設計連接區域108的凸點間距和連接區域110的凸點間距的尺寸，以適應板的焊墊尺寸和線/間隔規則。取決于實施例，連接區域108的凸點間距可與連接區域110的凸點間距相同或不同。這將導致連接區域108和連接區域110的凸點間距大于高密度互連106的凸點間距。當前的設計規則允許高密度互連（HDI）類型的板的間距不比約60μm至約75μm更緊密。

當管芯100是處理器管芯（諸如SOC管芯）時，相鄰一側定位的高密度互連106可安置存儲器連接。可將其它輸入/輸出連接包含在與剩余的三側相鄰的連接區域108中。最后，可在不影響性能的情況下，（相對）稀疏地填充功率連接。因此，功率連接可更加靠近中心地定位在連接區域110中。作為附加或替換，可根據需要將一些功率連接交織在其它區域中。在該示例中，連接區域108的凸點間距可與連接區域110的凸點間距相同或不同。

管芯102可以是存儲器管芯或一些其它類型的管芯，該管芯102也可具有高密度互連112。高密度互連112具有小凸點間距，以允許在小面積中的大量連接。在一個示例中，凸點間距從約30μm至約90μm。高密度互連112的凸點間距可匹配高密度互連106的凸點間距。

管芯102也可具有連接區域114。在一個示例中，管芯102是存儲器管芯，且連接區域114包含用于管芯的功率連接。可設計連接區域114的凸點間距的尺寸，以適應管芯102至電路板（諸如HDI類型的板）的DCA。這樣，連接區域114的凸點間距將不會比利用當前焊墊和線/間隔規則的約60μm至約75μm更加緊密。