[發明專利]確定布局設計是否是N?可染色的方法有效
| 申請號: | 201310704190.0 | 申請日: | 2013-12-19 |
| 公開(公告)號: | CN104517000B | 公開(公告)日: | 2018-02-13 |
| 發明(設計)人: | 林宏隆;徐金廠;何建霖;楊穩儒 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | G06F17/50 | 分類號: | G06F17/50 |
| 代理公司: | 北京德恒律治知識產權代理有限公司11409 | 代理人: | 章社杲,孫征 |
| 地址: | 中國臺*** | 國省代碼: | 臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 確定 布局 設計 是否 染色 方法 | ||
技術領域
本發明總體涉及半導體,更具體地,涉及半導體布局的設計方法和系統。
背景技術
在半導體制造處理中,有時通過使用多次曝光或多重圖案化技術來形成單個部件層,從而提高該層的空間分辨率。例如,如果使用N次曝光或圖案化處理(即,N次曝光或N重圖案化)來制造部件層,并且N是不小于2的正整數,那么與針對部件層的布局設計相對應的布局圖案被分為N個不同的組以用于相應的曝光或圖案化處理。有時,以類似于解決圖論(graph theory)中的染色問題的方式來實施圖案分配處理。因此,圖案分配處理有時也被稱為“染色處理”,并且,如果布局設計的布局圖案能夠被分配為N個不同的圖案化組,則布局設計有時也被稱為“N-可染色”。布局設計的圖案分配處理的性能通常表現為計算資源需求和耗時。
發明內容
根據本發明的一個方面,提供了一種確定用于制造集成電路的部件層的布局設計是否為N-可染色的方法,N是不小于2的正整數,布局設計包括以分層方式布置的布局單元,布局單元包括基礎布局單元組和復合布局單元組,復合布局單元組包括頂層布局單元,頂層布局單元代表布局設計,并且該方法包括:從布局單元中標識出候選單元組,候選單元組中的每個候選單元都是基礎布局單元組中的一個基礎布局單元或者復合布局單元組中的一個復合布局單元,并且復合布局單元組中的一個復合布局單元的布局組成單元已被確定為N-可染色;確定候選單元組中的第一候選單元是否為N-可染色;以及當第一候選單元為N-可染色并且不是頂層布局單元時,通過硬件處理單元,生成第一候選單元的鄰接敏感沖突圖。
優選地,以迭代方式重復進行標識操作、確定操作以及生成操作。
優選地,該方法還包括:當頂層單元是N-可染色時,報告布局設計是N-可染色;以及當布局單元中有任何一個不是N-可染色時,報告布局設計不是N-可染色。
優選地,該方法還包括:確定候選單元組中的第二候選單元是否為N-可染色,其中,以并行處理方式處理確定第一候選單元是否為N-可染色和確定第二候選單元是否為N-可染色。
優選地,生成第一候選單元的鄰接敏感沖突圖,包括:在第一候選單元內限定鄰接敏感區;生成與落在鄰接敏感區中的布局圖案組相對應的頂點組;當能夠給頂點組中的兩個頂點分配相同顏色時,通過相同顏色鏈路來連接這兩個頂點;以及當能夠給頂點組中的兩個頂點分配不同顏色時,通過不同顏色鏈路來連接這兩個頂點。
優選地,生成第一候選單元的鄰接敏感沖突圖還包括:當鄰接敏感沖突圖在包括另一個頂點之前具有兩個或更多不同的配置時,將另一個頂點包括在鄰接敏感沖突圖中,另一個頂點與第一候選單元中未落在鄰接敏感區內的布局圖案相對應。
優選地,第一候選單元內的鄰接敏感區被限定在第一候選單元的單元邊界和第一候選單元的封鎖邊界之間,通過將第一候選單元的單元邊界向內移動一距離來限定封鎖邊界,距離等于或大于預設閾值距離和預設的單元重疊允許公差之和。
優選地,第一候選單元包括布局組成單元的組合,并且該方法還包括:根據第一候選單元的布局組成單元的鄰接敏感沖突圖,生成第一候選單元的沖突圖。
優選地,生成第一候選單元的沖突圖包括:當兩個頂點分別來自布局組成單元中的兩個相鄰布局單元的相應鄰接敏感沖突圖時,通過不同顏色鏈路來連接兩個頂點;并且兩個頂點代表的布局圖案之間的距離小于預設閾值距離。
優選地,該方法還包括:從第一候選單元的沖突圖中去除一個或多個可省略的頂點。
優選地,從第一候選單元的沖突圖中去除一個或多個頂點包括:當一個或多個可省略的頂點中的一個頂點連接至第一候選單元的沖突圖中個數少于(N-1)的頂點時,從第一候選單元的沖突圖中去除一個或多個可省略的頂點中的這個頂點。
優選地,該方法還包括:在確定頂層單元是N-可染色之后,對布局設計實施N-可染色。
優選地,對布局設計實施N-可染色包括:實施染色操作以對布局單元中的一個布局單元的沖突圖的頂點進行染色;實施合并操作以將布局單元中的一個布局單元的布局組成單元的沖突圖與進行染色操作之后的布局單元中的一個布局單元的沖突圖合并;以及從頂層布局單元開始以迭代方式實施染色操作和合并操作,直至布局單元的沖突圖被合并和染色。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310704190.0/2.html,轉載請聲明來源鉆瓜專利網。





