[發(fā)明專利]一種集成電路銅互連結(jié)構(gòu)及其制備方法

無效

• 申請?zhí)枺?/td>: 201310701169.5
• 申請日: 2013-12-19
• 公開（公告）號: CN103745971A
• 公開（公告）日: 2014-04-23
• 發(fā)明（設(shè)計）人: 盧紅亮;張遠;耿陽;朱尚斌;孫清清;張衛(wèi)
• 申請（專利權(quán)）人: 復(fù)旦大學(xué)
• 主分類號: H01L23/532
• 分類號: H01L23/532;H01L21/768
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

技術(shù)領(lǐng)域

本發(fā)明屬于微電子技術(shù)領(lǐng)域，具體涉及一種新型基于原子層沉積鍍膜（ALD）技術(shù)的集成電路銅互連結(jié)構(gòu)及其制備方法。?

背景技術(shù)

隨著超大規(guī)模集成電路和特大規(guī)模集成電路的發(fā)展，器件集成度不斷提高，器件特征尺寸都將隨之減小，互連線延遲取代器件門延遲成為制約IC?速度進一步提高的主要因素,?這是由于增加的互連線電阻R?和寄生電容C?使互連線的時間常數(shù)RC?大幅度提高,?從而引起器件性能的下降。芯片互連成為影響芯片性能的關(guān)鍵因素。銅(Cu)具有比鋁(Al)?Cu?具有比Al?低35%的電阻率,?比Al?高2個數(shù)量級的抗電遷徙性能和更高的熱傳導(dǎo)系數(shù),已廣泛應(yīng)用于集成電路互連工藝中。?

但是Cu在低溫下(<200^oC)就極易硅(Si)和氧化物中快速擴散，一旦進入硅器件中就會生成Cu、Si化合物，成為深能級受主雜質(zhì)，使器件性能退化。為了解決這個問題，必須在二者之間增加一層阻擋層來阻擋Cu的擴散，并增加Cu與電介質(zhì)之間的粘附性。目前TaN/Ta?雙層結(jié)構(gòu)被廣泛用于Cu?的擴散阻擋層、粘附層與籽晶層。Ru是一種有前景的Cu阻擋層材料，與Ta和TaN相比，具有更低的電阻率，而且Ru與Cu的粘附性極好，可以在Ru上直接生長Cu互聯(lián)結(jié)構(gòu)，所以其可以同時作為擴散阻擋層/粘附層/籽晶層材料。但是，有實驗表明Ru單層在退火后會出現(xiàn)阻擋失效的情形，所以單層Ru并不適合作為擴散阻擋層。而TiN具有良好的熱穩(wěn)定性、接觸電阻小并且穩(wěn)定、表面應(yīng)力小等優(yōu)點，是一種良好的擴散阻擋層材料。而且如果把TiN與Ru做成疊層材料，因為TiN具有較強的鍵合能，所以N原子也可以與Ru形成穩(wěn)定的RuN結(jié)構(gòu)，RuN也是一種理想的擴散阻擋層材料，并且不容易結(jié)晶出現(xiàn)阻擋失效的情況。?

隨著集成電路特征尺寸持續(xù)減小，為了使Cu?能夠有良好的填充特性和可靠性，要求Cu的擴散阻擋層/粘附層/籽晶層具有較薄的厚度。在22nm?技術(shù)節(jié)點，擴散阻擋層厚度要求在2.6nm?左右，在15nm?節(jié)點，減小至1.3nm?左右。因此尋找超薄的既有良好的Cu?擴散阻擋能力，又有良好的粘附性能的材料是目前研究的熱點。復(fù)合結(jié)構(gòu)的擴散阻擋層/?粘附層材料具有非常大的研究潛力。?

目前，工業(yè)界主要采用磁控濺射(Magnetron?Sputtering)技術(shù)制備擴散阻擋層和Cu的籽晶層，然而，隨著特征尺寸進一步縮小，介電層的厚度不會隨之等比例縮小，導(dǎo)致特征縱橫比增大。在填充縱橫比大于4的孔洞和溝槽時就難以保證薄膜的均勻性與厚度可控性，目前原子層淀積技術(shù)（Atomic?Layer?Deposition，ALD）可以完美解決這個問題。ALD生長方法可以對薄膜厚度與材料中不同物質(zhì)原子比例進行精確控制，由于其自限的表面反應(yīng)，可在高縱橫比(可高達10以上)的表面形成均勻覆蓋，同時制得的薄膜為非晶態(tài)，不容易形成晶界結(jié)構(gòu)，非常適合生長擴散阻擋層薄膜。?

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種能夠提高Cu擴散阻擋能力與粘附能力，改善銅互連的導(dǎo)電性能的新型的集成電路銅互連結(jié)構(gòu)及其制備方法。?

本發(fā)明提供的集成電路銅互連結(jié)構(gòu)，是使用ALD技術(shù)生長TiN與Ru原子層形成Ru-N-Ti?的交疊結(jié)構(gòu)代替?zhèn)鹘y(tǒng)的TaN/Ta結(jié)構(gòu)作為Cu擴散阻擋層/粘附層/籽晶層；其表達式為Ru_x(TaN)_y，其中x,?y的取值范圍是0.05-0.95，x與y之和為1。?

本發(fā)明提出的集成電路銅互連結(jié)構(gòu)的制備方法，具體步驟為：?

（1）采用RCA標準工藝清洗硅基襯底，然后在硅襯底上依次生成刻蝕阻擋層與絕緣介質(zhì)層，使用光刻、離子刻蝕工藝，定位互連位置，形成金屬溝槽、接觸孔或通孔；

（2）使用ALD方法生長n1層TiN與n2層Ru的交疊結(jié)構(gòu)薄膜，不斷重復(fù)上述過程，最終形成Ru-N-Ti薄膜，其中n1、n2為大于等于1的整數(shù)；

（3）在Ru-N-Ti結(jié)構(gòu)表面使用電鍍法或ALD等方法生長Cu，獲得銅互連結(jié)構(gòu)；

（4）使用化學(xué)機械拋光工藝得到平整的晶片表面。

本發(fā)明所述的制備方法，Ru-N-Ti的厚度可低至1nm，填入溝槽的深寬比可高達10以上。?

按照本發(fā)明所述方法，在22?nm節(jié)點后，由于特征尺寸已極小，可使用ALD方法直接進行銅的填充互連而不再需要電鍍銅工藝。?

按照本發(fā)明所述的方法，通過調(diào)節(jié)x與y的值可得到較好的Cu擴散阻擋能力與粘附能力，并改善銅互連的導(dǎo)電性能。?