[發明專利]一種串行傳輸芯片測試方法、系統及集成芯片

有效

• 申請號: 201310693217.0
• 申請日: 2013-12-17
• 公開（公告）號: CN103744009A
• 公開（公告）日: 2014-04-23
• 發明（設計）人: 彭楊群
• 申請（專利權）人: 記憶科技（深圳）有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 劉健;黃韌敏

1.一種串行傳輸的芯片測試方法，其特征在于，所述方法包括：

通過串行總線接收測試主機發來的測試信息，所述測試信息包括：待測模塊編號、待測模塊寄存器地址、讀寫控制命令以及控制數據；

將接收到的測試信息進行異步處理及串并轉換，并存儲轉換后的測試信息；

當所述測試信息接收完成后，根據寫控制命令以及待測模塊寄存器地址將所述控制數據通過芯片內部總線寫入待測模塊寄存器，或者根據讀控制命令以及待測模塊寄存器地址通過芯片內部總線從所述待測模塊寄存器讀出數據并將讀出數據通過串行方式發送給所述測試主機。

2.根據權利要求1所述的測試方法，其特征在于，所述存儲轉換后的測試信息的步驟包括：

將所述待測模塊編號以及待測模塊寄存器地址存入讀寫地址存儲邏輯；

將所述讀寫控制命令以及控制數據存入讀寫數據存儲邏輯。

3.根據權利要求1所述的測試方法，其特征在于，所述方法還包括：向所述測試主機反饋讀寫操作完成信號。

4.一種串行傳輸芯片測試系統，其特征在于，所述系統包括：

串行總線邏輯模塊，用于通過串行總線接收測試主機發來的測試信息，所述測試信息包括：待測模塊編號、待測模塊寄存器地址、讀寫控制命令以及控制數據；

異步處理邏輯模塊，用于對接收的測試信息進行異步處理；

串并轉換邏輯模塊，用于對接收的測試信息進行串并轉換；

存儲模塊，用于存儲進行串并轉換后的測試信息；

總線控制邏輯模塊，用于當所述測試信息接收完成后，根據寫控制命令以及待測模塊寄存器地址將所述控制數據通過芯片內部總線寫入待測模塊寄存器，或者根據讀控制命令以及待測模塊寄存器地址通過芯片內部總線從所述待測模塊寄存器讀出數據并將讀出數據通過串行方式發送給所述測試主機。

5.根據權利要求4所述的串行傳輸芯片測試系統，其特征在于，所述存儲模塊還包括：

讀寫地址存儲邏輯，用于儲存所述待測模塊編號以及待測模塊寄存器地址；

讀寫數據存儲邏輯，用于存入將所述讀寫控制命令以及控制數據。

6.根據權利要求4所述的串行傳輸芯片測試系統，其特征在于，所述總線控制邏輯模塊還用于向所述測試主機反饋讀寫操作完成信號。

7.根據權利要求4所述的串行傳輸芯片測試系統，其特征在于，所述串行總線邏輯模塊根據串行總線時鐘上升沿采樣數據，下降沿輸出數據原則，根據設定的串行數據次序，接收或者輸出相關數據向量。

8.一種集成芯片，包括多個邏輯單元，其特征在于，還包括串行傳輸芯片測試系統，所述系統包括：

串行總線邏輯模塊，用于通過串行總線接收測試主機發來的測試信息，所述測試信息包括：待測模塊編號、待測模塊寄存器地址、讀寫控制命令以及控制數據；

異步處理邏輯模塊，用于對接收的測試信息進行異步處理；

串并轉換邏輯模塊，用于對接收的測試信息進行串并轉換；

存儲模塊，用于存儲進行串并轉換后的測試信息；

總線控制邏輯模塊，用于當所述測試信息接收完成后，根據寫控制命令以及待測模塊寄存器地址將所述控制數據通過芯片內部總線寫入待測模塊寄存器，或者根據讀控制命令以及待測模塊寄存器地址通過芯片內部總線從所述待測模塊寄存器讀出數據并將讀出數據通過串行方式發送給所述測試主機。

9.根據權利要求8所述的集成芯片，其特征在于，所述存儲模塊還包括：

讀寫地址存儲邏輯，用于儲存所述待測模塊編號以及待測模塊寄存器地址；

讀寫數據存儲邏輯，用于存入將所述讀寫控制命令以及控制數據。

10.根據權利要求8所述的集成芯片，其特征在于，所述總線控制邏輯模塊還用于向所述測試主機反饋讀寫操作完成信號。